Pat

J-GLOBAL ID：201803013046798538

半導体装置

Inventor： 小山 和博 ,  牧野 俊晴 ,  小倉 政彦 ,  加藤 宙光 ,  竹内 大輔 ,  山崎 聡 ,  徳田 規夫 ,  猪熊 孝夫 ,  南山 拓真
Applicant, Patent owner： 株式会社デンソー ,  国立研究開発法人産業技術総合研究所 ,  国立大学法人金沢大学
Agent (1)： 特許業務法人ゆうあい特許事務所
Gazette classification：特許公報
Application number (International application number)：2013248166
Publication number (International publication number)：2015106650
Patent number：6252900
Application date： Nov. 29, 2013
Publication date： Jun. 08, 2015
Claim (excerpt)：

【請求項1】 ダイヤモンド半導体にて構成された第1導電型のダイヤモンド基板(1)と、 ホッピング伝導が行われる第1密度にて構成された第1導電型の第1層(2a)と、前記第1密度よりも低密度な第2密度にて構成された第1導電型もしくはi型の第2層(2b)とを有し、前記第1層および前記第2層が交互に繰り返し積層されたδドープ構造のダイヤモンド半導体にて構成されたドリフト層(2)と、 前記ドリフト層の上に形成され、ダイヤモンド半導体にて構成された第2導電型のボディ層(3)と、 前記ボディ層の上層部に形成され、ダイヤモンド半導体にて構成された第1導電型のソース領域(4)と、 前記ボディ層の表面に形成されたゲート絶縁膜(6)と、 前記ゲート絶縁膜の表面に形成されたゲート電極(7)と、 前記ソース領域および前記ボディ層に電気的に接続された第1電極(8)と、 前記ダイヤモンド基板に電気的に接続された第2電極(9)と、を含み、 前記ドリフト層内において、前記第1層と前記第2層の平面方向に対して交差する方向となる縦方向に電流を流すことで、前記第1電極と前記第2電極との間に電流を流すMISFETを半導体素子として有し、 前記ドリフト層におけるトータルの第1導電型の不純物量が1×1013cm-2以下であることを特徴とする半導体装置。

IPC (2)：

H01L 29/12 ( 200 6.01) ,  H01L 29/78 ( 200 6.01)

FI (4)：

H01L 29/78 652 T ,  H01L 29/78 653 A ,  H01L 29/78 652 M ,  H01L 29/78 652 H

Patent cited by the Patent：

Cited by examiner (3)

• 半導体素子およびその製造方法
  Gazette classification：公開公報   Application number：特願2003-189468   Applicant：松下電器産業株式会社
• 半導体装置
  Gazette classification：公開公報   Application number：特願平6-030890   Applicant：株式会社村田製作所
• ダイヤモンド半導体素子
  Gazette classification：公開公報   Application number：特願2008-191263   Applicant：独立行政法人産業技術総合研究所