Pat
J-GLOBAL ID：202103003358390897

半導体の製造方法

Inventor：
成塚 重弥

About 成塚 重弥


Applicant, Patent owner：
学校法人 名城大学

About 学校法人 名城大学


Agent (1)： 特許業務法人グランダム特許事務所
Gazette classification：公開公報
Application number (International application number)：2020081130
Publication number (International publication number)：2021175694
Application date： May. 01, 2020
Publication date： Nov. 04, 2021
Summary：
【課題】品質の良好な半導体を製造することができる半導体の製造方法を提供する。【解決手段】本発明の半導体の製造方法は、基板30を覆う複数のマスク層32の各々を基板30上の異なる位置に形成するマスク層形成工程と、基板30の表面にグラフェン層31を積層するグラフェン層積層工程と、基板30の表面に積層されたグラフェン層31の表面にGaN層33Aを結晶成長させる結晶成長工程とを備える。【選択図】図1
Claim (excerpt)：
基板を覆う複数のマスク層の各々を前記基板上の異なる位置に形成するマスク層形成工程と、 少なくとも前記基板の表面にグラフェン層を積層するグラフェン層積層工程と、 前記基板の表面に積層された前記グラフェン層の表面に半導体結晶を結晶成長させる結晶成長工程と、 を備える半導体の製造方法。
IPC (3)：
C30B 29/38 ,  C30B 25/18 ,  H01L 21/205
FI (3)：
C30B29/38 D ,  C30B25/18 ,  H01L21/205
F-Term (26)：
4G077AA03 ,  4G077BE15 ,  4G077DA01 ,  4G077DA05 ,  4G077DB01 ,  4G077DB06 ,  4G077ED04 ,  4G077EE07 ,  4G077EF01 ,  4G077FJ03 ,  4G077SA04 ,  4G077SC01 ,  4G077TA04 ,  4G077TC11 ,  4G077TD03 ,  4G077TK11 ,  5F045AA06 ,  5F045AB07 ,  5F045AB14 ,  5F045AC08 ,  5F045AC12 ,  5F045AC15 ,  5F045AD12 ,  5F045AD13 ,  5F045DB02 ,  5F045EE03
Patent cited by the Patent：
Cited by examiner (3)

Return to Previous Page

TOP

BOTTOM