文献

J-GLOBAL ID：202202265356857967   整理番号：22A3072740

係数分割によるイジングモデルのビット幅削減の検討

著者 (3件)： 谷地悠太 (早稲田大 大学院基幹理工学研究科) ,  多和田雅師 (早稲田大 グリーン・コンピューティング・システム研究機構) ,  戸川望 (早稲田大 大学院基幹理工学研究科)
資料名： 情報処理学会研究報告(Web)  (IPSJ Technical Report (Web))
巻： 2022  号： SLDM-199  ページ： Vol.2022-SLDM-199,No.10,1-3 (WEB ONLY)  発行年： 2022年11月04日 
JST資料番号： U0451A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： イジングマシンで組合せ最適化問題を解法する場合,組合せ最適化問題をイジングモデルに変換してイジングマシンに入力する.入力するイジングモデルの係数の値はイジングマシンで処理可能な範囲に限られる.元の組合せ最適化問題の問題規模が大きくなると係数の値の範囲は増加する傾向があり,実用的なサイズの問題ではイジングモデルの係数のビット幅を削減する必要がある.本稿では,イジングモデルを二つのイジングモデルに分割した場合の元のイジングモデルの基底状態と分割した二つのイジングモデルの基底状態の関係を実験により明らかにする.元となるイジングモデルを,元のイジングモデルとトポロジが等しく,対応する係数を合算すると元のイジングモデルの係数と等しい二つのイジングモデルに分割することを考える.分割する係数の値を調節することで,ビット幅を削減したイジングモデルを得る.計算機実験で,分割後のイジングモデルの基底状態が全て一致する場合,その基底状態は分割前のイジングモデルの基底状態と等しいことが観測された.実験結果のビット幅削減への活用を検討する.(著者抄録)

シソーラス用語： *Ising模型 ,  *組合せ最適化問題 ,  *係数 ,  *基底状態 ,  分割 ,  減少 ,  演算子 ,  対数関数 ,  データパス ,  幅 ,  *論理回路
準シソーラス用語： Isingモデル ,  演算回路

分類 (2件)： 数値計算  (JE02000J) ,  演算方式  (JC02020Z)

引用文献 (4件)：

• Papadimitriou, C. H. and Steiglitz, K.: Combinatorial Optimization: Algorithms and Complexity, Courier Corporation (1998).
• D-Wave Systems: D-Wave Systems (2021). https://www.dwavesys.com/.
• Okuyama, T., Hayashi, M. and Yamaoka, M.: An Ising computer based on simulated quantum annealing by path integral Monte Carlo method, 2017 IEEE International Conference on Rebooting Computing, ICRC 2017 - Proceedings, Vol. 2017-Janua, pp. 1-6 (online), DOI: 10.1109/ICRC.2017.8123652 (2017).
• Oku, D., Tawada, M., Tanaka, S. and Togawa, N.: How to Reduce the Bit-Width of an Ising Model by Adding Auxiliary Spins, IEEE Transactions on Computers, Vol. 71, No. 1, pp. 223-234 (online), DOI: 10.1109/TC.2020.3045112 (2022).

タイトルに関連する用語 (3件)： 係数 ,  イジングモデル ,  ビット幅