特許
J-GLOBAL ID：200903051674395425

半導体装置

発明者：
丹沢 徹

丹沢 徹 について

, 
宮葉 武史

宮葉 武史 について

, 
渥美 滋

渥美 滋 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について

, 
東芝マイクロエレクトロニクス株式会社

東芝マイクロエレクトロニクス株式会社 について


代理人 (1件)： 鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-154983
公開番号（公開出願番号）：特開2001-338493
出願日： 2000年05月25日
公開日（公表日）： 2001年12月07日
要約：
【要約】【課題】本発明は、電源電圧よりも高いいくつかの電圧を発生する際に、使用される昇圧回路の数を少なくすることを特徴とする。【解決手段】電源電圧を昇圧して電圧Vppを出力する昇圧回路11と、電圧Vppが供給され、動作時にこの電圧Vppを用いてVppよりも値が低い少なくとも2つの電圧を出力ノードから時系列的に電圧Vregとして順次出力するレギュレータ回路12と、昇圧回路11から出力される電圧Vppが供給され、消去時に消去選択信号ERSEiに応じて電圧Vppをソース線に選択的に出力するスイッチ回路14とを具備している。
請求項（抜粋）：
電源電圧を昇圧して第1の電圧を出力する昇圧回路と、上記第1の電圧が供給され、動作時にこの第1の電圧を用いて第1の電圧よりも値が低い少なくとも2つの電圧を出力ノードから時系列的に順次出力する第1の電圧出力回路と、上記第1の電圧のノードと上記第1の電圧出力回路の出力ノードとの間を短絡制御する短絡回路とを具備したことを特徴とする半導体装置。
IPC (7件)：
G11C 16/06 ,  G06F 1/26 ,  H01L 21/8247 ,  H01L 27/115 ,  H01L 27/10 481 ,  H01L 29/788 ,  H01L 29/792
FI (5件)：
H01L 27/10 481 ,  G11C 17/00 632 A ,  G06F 1/00 330 D ,  H01L 27/10 434 ,  H01L 29/78 371
Fターム (27件)：
5B011DB04 ,  5B011DB05 ,  5B011DB21 ,  5B011EB01 ,  5B011KK02 ,  5B025AA02 ,  5B025AC01 ,  5B025AD04 ,  5B025AD08 ,  5B025AD09 ,  5B025AD10 ,  5B025AE06 ,  5F001AA01 ,  5F001AB08 ,  5F001AD44 ,  5F001AD61 ,  5F083EP02 ,  5F083EP23 ,  5F083ER02 ,  5F083ER05 ,  5F083ER09 ,  5F083ER14 ,  5F083ER16 ,  5F083ER22 ,  5F083ER30 ,  5F083HA04 ,  5F083NA03
引用特許：
出願人引用 (3件) 審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM