文献

J-GLOBAL ID：201602268080512842   整理番号：16A0616680

TABLA:統計的機械学習を加速させるための統一テンプレートベースのフレームワーク【Powered by NICT】

TABLA: A unified template-based framework for accelerating statistical machine learning

著者 (7件)： Mahajan Divya (Alternative Comput. Technol. (ACT) Lab., Georgia Inst. of Technol., Atlanta, GA, USA) ,  Park Jongse (Alternative Comput. Technol. (ACT) Lab., Georgia Inst. of Technol., Atlanta, GA, USA) ,  Amaro Emmanuel (Alternative Comput. Technol. (ACT) Lab., Georgia Inst. of Technol., Atlanta, GA, USA) ,  Sharma Hardik (Alternative Comput. Technol. (ACT) Lab., Georgia Inst. of Technol., Atlanta, GA, USA) ,  Yazdanbakhsh Amir (Alternative Comput. Technol. (ACT) Lab., Georgia Inst. of Technol., Atlanta, GA, USA) ,  Joon Kyung Kim (Alternative Comput. Technol. (ACT) Lab., Georgia Inst. of Technol., Atlanta, GA, USA) ,  Esmaeilzadeh Hadi (Alternative Comput. Technol. (ACT) Lab., Georgia Inst. of Technol., Atlanta, GA, USA)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2016  号： HPCA  ページ： 14-26  発行年： 2016年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 多く市販と企業システムが計算機械学習(ML)アルゴリズムに依存している。これらの計算集約型応用のための需要が高まっているが,汎用プラットフォームからの性能上の利点は減少した。フィールドプログラマブルゲートアレイ(FPGA)は,機械学習アルゴリズムのニーズに対応し,ASICの効率と汎用プロセッサのプログラム可能性の間の中間点を表すへ向けての有望な経路を提供した。しかし,FPGAを用いた加速はハードウエア設計における長い開発サイクルと広範な専門知識を必要とする。この課題を解決するために,機械学習アルゴリズムのための加速器を設計する代わりに,ここでは,TABLA,クラス機械学習アルゴリズムのための加速器を生成するフレームワークを提案した。鍵は,広範囲の機械学習アルゴリズムの共通性を同定し,プログラマのための高水準抽象を提供するこの共通性を利用することである。TABLAは多くの学習アルゴリズムは,推計的な最適化問題として表現できるという洞察を活用した。,学習は,訓練データ上での目的関数を最小化する確率的勾配降下を用いた最適化問題を解くことになる。勾配降下ソルバは固定されているが,目的関数は異なる学習アルゴリズムのための変化した。TABLAはこのクラス学習アルゴリズムを加速するためのテンプレートベースのフレームワークを提供する。,開発者は,高水準言語を用いた目的関数の勾配を発現するだけで学習課題を特定できる。Tablaをセットで最適化されたテンプレートを用いたFPGA実現のための加速器の合成可能な実装を自動的に生成する。Xilinx Zynq FPGAプラットフォームを標的とした十種類の異なる学習課題のための加速器を生成するTabla用いた。を厳密に実際のハードウェア測定を利用したマルチコアCPU(ARM皮質A15およびXeon E3)とメニーコアGPU(Tegra K1,GTX650Ti,テスラK40)にFPGA加速の利点を比較した。TABLAジェネレイテッド(one-generated)加速器はARMとXeonプロセッサ上の19.4Xおよび2.9X平均高速化を提供した。これらのアクセラレータは,Tegra,GTX650Tiとテスラと比較して17.57x,20.2xおよび33.4x高い性能/ワットを提供した。これらの利益が達成されるプログラマはコードの50以下の線を記述した。Copyright 2016 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： プログラマ ,  学習アルゴリズム ,  アルゴリズム ,  最適化 ,  最適化問題 ,  ASIC ,  高速化 ,  加速器 ,  FPGA ,  目的関数 ,  ハードウェア設計 ,  *学習
準シソーラス用語： アクセラレータ ,  マルチコアプロセッサ ,  最小化 , 【Automatic Indexing@JST】

分類 (3件)： 信号理論  (ND02020G) ,  計算理論  (JB02000A) ,  数値計算  (JE02000J)

タイトルに関連する用語 (4件)： 統計的機械学習 ,  加速 ,  テンプレート ,  フレームワーク