文献

J-GLOBAL ID：201602290914064231   整理番号：16A0892627

1つの10ビット120MS/S逐次A/D変換器を近似した【JST・京大機械翻訳】

A 10-Bit 120 MS/s Successive Approximation Analog-to-Digital Converter

著者 (5件)： Fan Yuxiao (Chongqing University of Posts and Telecommunications) ,  Wang Yonglu (Science and Technology on Analog Integrated Circuit Laboratory) ,  Huang Zhengbo (Sichuan Institute of Solid-State Circuits, China Electronics Technology Group Corp.) ,  Chen Xiaer (Chongqing University of Posts and Telecommunications) ,  Ni Yabo (Science and Technology on Analog Integrated Circuit Laboratory)
資料名： Weidianzixue  (Weidianzixue)
巻： 46  号： 2  ページ： 155-158,164  発行年： 2016年 
JST資料番号： C2386A  ISSN： 1004-3365  CODEN： WEIDFK  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 中国 (CHN)  言語： 中国語 (ZH)

抄録/ポイント： SMIC 65NM CMOSプロセスで,1つの10ビット120MS/S逐次近似A/Dコンバータを設計した。回路は1.2V供給であり,単調変換方式の改良に基づく型低功耗D/A容量アレイを用いた従来の静電容量アレイに比べ,消費電力は91%低下した。遠心加速度1級動的ラッチの動的コンパレータを電力消費減少と速度改善は一次動的前置増幅器を採用した。静電容量のアレイ動作方式と組み合わせた非同期論理制御回路を設計し,を外部クロックの設計の困難さを低減し,そして電力消費を制御する前提の下で,速度を高める。SPECTREシミュレーションによる検証の結果,サンプリング周波数は120MHZであるが,入力信号周波数60MHZのとき,SFDRが81.07DBに達し,有効桁数は9位を超えている,良好な動的性能を持つ。回路全体の消費電力600ΜWである。Data from the ScienceChina, LCAS.【JST・京大機械翻訳】

シソーラス用語： 消費電力 ,  前置増幅器 ,  加速度 ,  制御回路 ,  逐次近似 ,  周波数 ,  コンパレータ ,  クロック ,  静電容量 ,  電力消費 ,  *AD変換器 ,  CMOS
準シソーラス用語： SFDR ,  入力信号 ,  サンプリング周波数 , 【Automatic Indexing@JST】

著者キーワード (4件)： Successive approximation register ,  ADC ,  Capacitor array ,  SFDR

分類 (1件)： AD・DA変換回路  (NC05080M)

タイトルに関連する用語 (3件)： 逐次 ,  変換器 ,  近似