文献

J-GLOBAL ID：201702235671036754   整理番号：17A0798427

シリコンフォトニックセグメント化Mach-Zehnder変調器のための高速CMOSインバータベースの運転者のシミュレーション【Powered by NICT】

Simulation of high-speed CMOS inverter-based driver for silicon photonic segmented Mach-Zehnder modulator

著者 (6件)： Takahashi Masayuki (NTT Device Innovation Center, NTT Corporation, Kanagawa, Japan) ,  Takeda Kotaro (NTT Device Innovation Center, NTT Corporation, Kanagawa, Japan) ,  Tsuzuki Ken (NTT Device Innovation Center, NTT Corporation, Kanagawa, Japan) ,  Nakano Shinsuke (NTT Device Technology Labs, NTT Corporation, Kanagawa, Japan) ,  Takeya Tsutomu (NTT Device Technology Labs, NTT Corporation, Kanagawa, Japan) ,  Saida Takashi (NTT Device Innovation Center, NTT Corporation, Kanagawa, Japan)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2016  号： TENCON  ページ： 2319-2322  発行年： 2016年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： シリコンフォトニクス分割Mach-Zehnder変調器(MZM)のための高速で電力効率の良いCMOSインバータベースドライバを提案した。提案されたドライバーは,面積効率の良い三次元インダクタ,コンパクトな面積を持つフリップチップ組立のためのとデータレートを増加させる誘導ピーキングに適したを備えている。も65nm CMOS技術における大きな電圧スイングとMZMを駆動する二重駆動プッシュプル構成を採用した。提案したCMOSドライバのシミュレーションした電力消費は4.0Vppdと40Gb/s動作の出力スイングに対して1.1-/2,2V二重電圧電源で110mWであった。設計したCMOS駆動回路チップの活性領域は230×280μm~2のみが,全てのインダクタを含んでいた。も二500μmをもつセグメント化MZMを設計し,運転者で設計されたMZMの消光比は40Gb/sで2.4dBでシミュレートした。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 駆動回路 ,  *セグメンテーション ,  *CMOS ,  三次元 ,  *変調器 ,  電圧 ,  電力効率 ,  消光比 ,  フリップチップ法 ,  *高速度 ,  電力消費 ,  データレート ,  シリコンフォトニクス
準シソーラス用語： 面積効率 ,  *CMOSインバータ , 【Automatic Indexing@JST】

分類 (3件)： 半導体集積回路  (NC03162T) ,  増幅回路  (NC05040U) ,  その他の電子回路  (NC05090X)

タイトルに関連する用語 (3件)： Mach-Zehnder変調器 ,  CMOSインバータ ,  シミュレーション