文献

J-GLOBAL ID：201602282020395898   整理番号：16A0635291

電流法を用いた6T FinFET SRAMのための効率的なタイミング解析モデル【Powered by NICT】

An efficient timing analysis model for 6T FinFET SRAM using current-based method

著者 (5件)： Cui Tiansong (Department of Electrical Engineering, University of Southern California, USA) ,  Ji Li (Department of Electrical Engineering, University of Southern California, USA) ,  Shafaei Alireza (Department of Electrical Engineering, University of Southern California, USA) ,  Nazarian Shahin (Department of Electrical Engineering, University of Southern California, USA) ,  Pedram Massoud (Department of Electrical Engineering, University of Southern California, USA)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2016  号： ISQED  ページ： 263-268  発行年： 2016年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 正確なタイミング解析はVLSI回路の設計における重要なステップである。添加では,32nm CMOS技術の選択およびそれ以上のトランジスタとして出現しているナノスケールFinFETデバイス。これはそれらのより効果的なチャネル制御,高いオン/オフ電流比,および低いエネルギー消費によるものであった。本論文では,出力波形として各電圧ノードで雑音波形を考慮した6T FinFET SRAMセルの読み出し/書込み遅延を計算するために提案した効率的な電流源モデル(CSM)。このモデルでは,非線形解析法と低次元CSMルックアップテーブル(LUT)を組み合わせて高モデリング精度と時間/空間効率を同時に達成した。実験データは,著者らの提案したフレームワークは,タイミング解析における正確な結果を提供するだけでなく,任意の電圧雑音の影響を捉えることができることを示した。Copyright 2016 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： エネルギー消費 ,  *タイミング解析 ,  *電流 ,  モデリング ,  チャネル制御 ,  *SRAM ,  電圧 ,  ルックアップテーブル ,  雑音 ,  CMOS ,  ナノスケール
準シソーラス用語： 電流源 ,  出力波形 ,  オフ電流 ,  *FinFET , 【Automatic Indexing@JST】

分類 (2件)： 信号理論  (ND02020G) ,  図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (3件)： FinFET ,  SRAM ,  解析モデル