文献
J-GLOBAL ID:201702212170219234   整理番号:17A0415030

0.18μm-CMOSにおける注入同期CDRの回路設計段階に対する行動モデリング【Powered by NICT】

Behavioral modeling to circuit design steps of an injection locked CDR in 0.18μm-CMOS
著者 (7件):
資料名:
巻: 2016  号: ASID  ページ: 96-99  発行年: 2016年 
JST資料番号: W2441A  資料種別: 会議録 (C)
記事区分: 原著論文  発行国: アメリカ合衆国 (USA)  言語: 英語 (EN)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
本論文では設計,注入同期クロックとデータ回復(CDR)回路のシミュレーションと測定手順を検討した。電源雑音とロック検出のようなCDR回路の非理想性はVerilog-Aを用いた行動的にモデル化した。必要なCDR仕様を設計行動モデルを用いたシミュレーション時間の非常に短い期間で抽出することができた。フルスピード,2重ループ,粗いおよび精密な同調と注入同期技術を用いて設計したCDR特徴。提案したCDRを,SMIC社の0.18μmの1P6Mプロセスにより作製し,単一1.8V電源から36mWを消費する。測定結果は,250Mbps入力NRZ信号は2psの平方二乗平均ジッタで回収正確にできることを示した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
, 【Automatic Indexing@JST】
分類 (2件):
分類
JSTが定めた文献の分類名称とコードです
半導体集積回路  ,  発振回路 

前のページに戻る