文献
J-GLOBAL ID：200902100742646307   整理番号：99A0082441

順序回路に対するIDDQテストのための静的なテスト系列圧縮法

Static Test Compaction for IDDQ Testing of Sequential Circuits.
  • 出版者サイト 複写サービスで全文入手
  • 高度な検索・分析はJDreamⅢで {{ this.onShowJLink("http://jdream3.com/lp/jglobal/index.html?docNo=99A0082441&from=J-GLOBAL&jstjournalNo=L1738A") }}
著者 (4件)：
樋上喜信

樋上喜信 について

(愛媛大)

愛媛大 について

, 
SALUJA K K

SALUJA K K について

(ウィスコンシン大)

ウィスコンシン大 について

, 
高松雄三

高松雄三 について

(愛媛大)

愛媛大 について

, 
樹下行三

樹下行三 について

(大阪大)

大阪大 について


資料名：
電気関係学会四国支部連合大会講演論文集

電気関係学会四国支部連合大会講演論文集 について


巻： 1998  ページ： 149  発行年： 1998年 
JST資料番号： L1738A  資料種別： 会議録 (C)
発行国： 日本 (JPN)  言語： 日本語 (JA)
タイトルに関連する用語 (3件)：
タイトルに関連する用語
J-GLOBALで独自に切り出した文献タイトルの用語をもとにしたキーワードです
順序回路

順序回路 について

, 
テスト

テスト について

, 
系列

系列 について


前のページに戻る

TOP

BOTTOM