順序回路に対するIDDQテスト時間短縮について

文献

J-GLOBAL ID：200902138908210720 整理番号：99A0496946

Reduction of IDDQ Testing Time for Sequential Circuits.

出版者サイト複写サービスで全文入手 {{ this.onShowCLink("http://jdream3.com/copy/?sid=JGLOBAL&noSystem=1&documentNoArray=99A0496946&COPY=1") }}
高度な検索・分析はJDreamⅢで {{ this.onShowJLink("http://jdream3.com/lp/jglobal/index.html?docNo=99A0496946&from=J-GLOBAL&jstjournalNo=S0532B") }}

著者 (4件)： , , ,
資料名：
巻： 99 号： 8(FTS99 6-19) ページ： 61-68 発行年： 1999年04月16日
JST資料番号： S0532B ISSN： 0913-5685 資料種別：会議録 (C)
記事区分：原著論文発行国：日本 (JPN) 言語：日本語 (JA)

テスト時間の増大はテストコストの増大を招くため,テスト時間の...

,...

続きはJDreamIII（有料）にて {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=99A0496946&from=J-GLOBAL&jstjournalNo=S0532B") }}

固体デバイス計測・試験・信頼性

, ,

前のページに戻る