文献

J-GLOBAL ID：200902231143868382   整理番号：09A0709331

検出可能な遅延故障サイズを考慮した遅延故障診断法

著者 (8件)： 相京隆 (半導体理工学研究セ) ,  相京隆 (愛媛大 大学院理工学研究科) ,  高橋寛 (愛媛大 大学院理工学研究科) ,  樋上喜信 (愛媛大 大学院理工学研究科) ,  大津潤一 (愛媛大 大学院理工学研究科) ,  小野恭平 (愛媛大 大学院理工学研究科) ,  清水隆治 (半導体理工学研究セ) ,  高松雄三 (愛媛大 大学院理工学研究科)
資料名： 電子情報通信学会論文誌 D  (IEICE Transactions on Information and Systems (Japanese Edition))
巻： J92-D  号： 7  ページ： 984-993  発行年： 2009年07月01日 
JST資料番号： S0757C  ISSN： 1880-4535  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 半導体の微細化加工技術の進展に伴って遅延故障に対する故障検査がますます重要になっている。しかしながら遅延故障に対する故障診断法はいまだ確立されていない。本論文では,検出可能な遅延故障サイズを考慮した微小遅延故障に対する故障診断法を提案する。提案する故障診断法は,検出可能な最小付加遅延サイズを考慮した診断用遅延故障シミュレーションを利用して微小遅延故障を診断する。評価実験結果から,提案手法は微小遅延故障に対しても十分小さな範囲に故障候補を指摘できることを示す。(著者抄録)

シソーラス用語： 半導体プロセス ,  精密化 ,  加工 ,  故障 ,  回路試験 ,  遅延特性 ,  *故障診断 ,  計算機シミュレーション ,  計算機利用 ,  利用
準シソーラス用語： *故障シミュレーション ,  *遅延故障 ,  微細化

分類 (1件)： 固体デバイス製造技術一般  (NC03030V)

引用文献 (12件)：

• A. Krstic and K. T. Cheng, Delay Fault Testing for VLSI Circuits, Kluwer Academic Publishers, 1998.
• S. Mitra, E. Volkerink, E. McCluskey, and S. Eichenberger,“Delay defect screening using process monitor structures,” Proc. IEEE VLSI Test Sympo sium, pp. 43-52, 2004.
• B. Kruseman, A. K. Majhi, G. Gronthoud, and S. Eichenberger,“On hazard-free patterns for fine-delay fault testing,” Proc. IEEE International Test Confer ence, pp. 213-222, 2004.
• H. Takahashi, T. Matsunaga, K. O. Boateng, and Y. Takamatsu,“A method of generating test for marginal delays and delay faults in combinational cir cuits,” Proc. IEEE Asian Test Symposium, pp. 320-325, 1997.
• H. Takahashi, K. O. Boateng, and Y. Takamatsu,“Di agnosis of single gate delay faults in combinational circuits using delay fault simulation,” Proc. IEEE Asian Test Symposium, pp. 108-112, 1998.

タイトルに関連する用語 (3件)： 遅延故障 ,  サイズ ,  診断法