文献

J-GLOBAL ID：201202272690138368   整理番号：12A1064376

シグナルインティグリティ不良に対する実証的研究の試み

Empirical study for signal integrity-defects

クリップ

著者 (6件)： 高橋寛 (愛媛大 大学院) ,  樋上喜信 (愛媛大 大学院) ,  堤利幸 (明治大) ,  山崎浩二 (明治大) ,  四柳浩之 (徳島大 大学院) ,  橋爪正樹 (徳島大 大学院)
資料名： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻： 112  号： 102(DC2012 9-16)  ページ： 21-26  発行年： 2012年06月15日 
JST資料番号： S0532B  ISSN： 0913-5685  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 本研究では,電磁界シミュレーションおよび半断線故障TEGの製作・測定に基づいてシグナルインティグリティ不良の原因となる配線の半断線故障の振る舞いを解明する。さらに,得られた解析結果に基づいて半断線故障に対する故障検査法を提案する。これらの研究成果は,2009年度から2011年度に行った(株)半導体理工学研究センター(STARC)との共同研究成果である。(著者抄録)

シソーラス用語： *信号 ,  *一貫性 ,  証明 ,  電磁場 ,  計算機シミュレーション ,  電気故障 ,  故障解析 ,  断線 ,  電磁界数値解析 ,  計算機利用 ,  利用
準シソーラス用語： シグナル ,  *実証的研究 ,  電磁界 ,  電磁界シミュレーション

分類 (2件)： 信号理論  (ND02020G) ,  その他の情報処理  (JE15050M)

引用文献 (14件)：

• REDDY, S. M. On Testing Interconnect Open Defects in Combinational Logic Circuits with Stems of Large Fanout. Proc. Int. Test Conf., 2002. 2002, 83-87
• VENKATARAMAN, S. A Technique for Logic Fault Diagnosis of Interconnect Open Defects. Proc. VLSI Test Symp., 2000. 2000, 313-318
• SATO, Y. A Persistent Diagnostic Technique for Unstable Defects. Proc. Int. Test Conf., 2002. 2002, 241-249
• KONUK, H. Voltage- and Current-Based Fault Simulation for Interconnect Open Defects. IEEE Trans. on Computer-Aided Design. 1999, 18, 12, 1768-1779
• HIGAMI, Y. On Finding Don't Cares in Test Sequences for Sequential Circuits. IEICE Trans. Inf. & Syst., D. 2006, E89-D, 11, 2748-2755

タイトルに関連する用語 (2件)： 実証的研究 ,  試み