文献

J-GLOBAL ID：201502209061633835   整理番号：15A0948487

埋め込み型アナログバウンダリスキャン回路による3D-SICにおけるTSVベースの相互接続抵抗の測定法

Measuring Method for TSV-based Interconnect Resistance in 3D-SIC by Embedded Analog Boundary-Scan Circuit

著者 (4件)： KAMEYAMA Shuichi (Fujitsu Ltd.) ,  BABA Masayuki (Fujitsu Ltd.) ,  HIGAMI Yoshinobu (Graduate School of Sci. and Engineering, Ehime Univ.) ,  TAKAHASHI Hiroshi (Graduate School of Sci. and Engineering, Ehime Univ.)
資料名： Transactions of the Japan Institute of Electronics Packaging (Web)  (Transactions of the Japan Institute of Electronics Packaging (Web))
巻： 7  号： 1  ページ： 140-146 (J-STAGE)  発行年： 2014年 
JST資料番号： U0592A  ISSN： 1884-8028  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 英語 (EN)

抄録/ポイント： 本稿では,直列マイクロバンプを含めた高密度の貫通シリコンビア(TSV)のボンディング後の抵抗と,三次元積層IC(3D-SIC)の接続抵抗を測定する方法を紹介した。本技術の鍵となるアイデアは,積層したシリコンチップに埋め込んだ電子プローブを使用することである。それはアナログバウンダリスキャン(IEEE1149.4)に基づく測定回路である。標準アナログバウンダリスキャン構造を改変して,3D-SICのTSVのための高い測定精度を実現した。この方法の主な貢献は,多いピン数(たとえば,>10,000)に対してボンディング後のTSV抵抗を正確に測定することである。電子プローブは高密度のTSV(たとえば,<40μmピッチ)に対応し,Kelvinプローブのように動作した。測定精度は10mΩ以下であった。また,小規模の測定実験の初期の結果と,大規模の測定回路に対するSPICEシミュレーション結果を紹介した。(翻訳著者抄録)

シソーラス用語： バウンダリスキャン ,  アナログ回路 ,  *バイアホール ,  相互接続 ,  *電気抵抗 ,  集積回路 ,  半導体チップ ,  *電気回路 ,  測定精度 ,  プローブ ,  Kelvinプローブ ,  *シリコン貫通ビア
準シソーラス用語： IC【集積回路】 ,  *TSV【配線】 ,  シリコンチップ ,  バウンダリスキャンテスト ,  *測定回路

分類 (2件)： 固体デバイス計測・試験・信頼性  (NC03040G) ,  R,L,C,Q,インピーダンス,誘電率の計測法・機器  (AD07030N)

引用文献 (10件)：

• [1] E. J. Marinissen, "Testing TSV-Based Three-Dimensional Stacked ICs," Proc. DATE2010, pp. 1689-1694, 2010.
• [2] E. J. Marinissen, "Challenges and emerging solutions in testing TSV-based 2.5D- and 3D-stacked ICs," Proc. DATE2012, pp. 1277-1282, 2012.
• [3] S. Kameyama, M. Baba, Y. Higami, and H. Takahashi, "Precision Resistance Measurement method of TSVs in a 3D-SIC by Analog Boundary-scan," Vol. J97-D. No. 4, pp. 887-890, IEICE, 2014.
• [4] S. Kameyama, M. Baba, Y. Higami, and H. Takahashi, "Accurate Resistance Measuring Method for High Density Post- Bond TSVs in 3D-SIC with Electrical Probes," International Conference on Electronics Pack-aging (ICEP2014), TA4-4, pp. 117-121, 2014.
• [5] H. Chung, C. Y. Ni, C. M. Tu, Y. Y. Chang, Y. T. Haung, W. M. Chen, B. Y. Lou, K. F. Tseng, C. Y. Lee, and B. J. Lwo, "The Advanced Pattern Designs with Electrical Test Methodologies on Through Silicon Via for CMOS Image Sensor," Proc. ECTC2010, pp. 297-302, 2010.

タイトルに関連する用語 (8件)： 埋め込み ,  アナログ ,  バウンダリスキャン ,  3D ,  SiC ,  TSV ,  相互接続 ,  測定法