文献

J-GLOBAL ID：202002220005763004   整理番号：20A0800980

マルチサイクルテストにおける故障検出強化のためのテストポイント挿入法

Control Point Insertion for Fault Detection Enhancement under Multi-cycle Testing

著者 (9件)： 青野智己 (愛媛大) ,  中岡典弘 (愛媛大) ,  ZHOU Xihong (愛媛大) ,  WANG Senling (愛媛大) ,  樋上喜信 (愛媛大) ,  高橋寛 (愛媛大) ,  岩田浩幸 (ルネサスエレクトロニス) ,  前田洋一 (ルネサスエレクトロニス) ,  松嶋潤 (ルネサスエレクトロニス)
資料名： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻： 119  号： 420(DC2019 86-97)(Web)  ページ： 19-24 (WEB ONLY)  発行年： 2020年02月19日 
JST資料番号： S0532B  ISSN： 0913-5685  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 車載システムの機能安全を保障するためには,システムの起動時に回路を検査するパワーオンセルフテスト(POST)が必要である.POSTでは,厳しいテスト時間制約の下で機能安全基準を満たす故障検出率を達成しなければならない.本稿では,マルチサイクルテストを用いたPOSTのテスト時間短縮および故障検出率向上のために,マルチサイクルテストに適したテストポイント挿入法を提案する.提案法は,マルチサイクルに時間展開した論理回路のテスタビリティを考慮してテストポイントの挿入箇所を選定する.提案法をベンチマーク回路に適用した評価実験によって提案法の効果を評価する.(著者抄録)

シソーラス用語： *国際規格 ,  *故障検出 ,  *診断プログラム ,  *制約条件 ,  縮小 ,  論理回路 ,  可試験性 ,  回路 ,  実験 ,  アルゴリズム ,  ベンチマーク回路 ,  *時間制約 ,  時間短縮 ,  評価実験
準シソーラス用語： *セルフテスト ,  テスタビリティ ,  *機能安全規格

分類 (1件)： その他のシステム・制御理論  (IA02060K)

引用文献 (16件)：

• Standard of ISO 26262, part5, ′′Road vehicles - Functional safety′′, May 24th.2016. [Online]. Available: https://www.iso.org/obp/ui/#iso:std:iso:26262:-5:ed-1:v1:en
• H. Iwata and J. Matsushima, ′′Multi-configuration Scan Structure for Various Purposes,′′ in 2016 proc. IEEE Asian Test Symposium (ATS), Hiroshima, pp.131-131.
• N. A. Touba, “Survey of Test Vector CompactionTechniques,” IEEE Design & Test of Computers, vol. 23, no. 4, pp. 294-303, April 2006.
• F. Zhang et al., ′′Putting wasted clock cycles to use: Enhancing fortuitous cellaware fault detection with scan shift capture,′′ in 2016 proc. IEEE Int’l Test Conf., pp. 1-10.
• G. Mrugalski, J. Rajski, J. Solecki, J. Tyszer and C. Wang, ′′Trimodal Scan-Based Test Paradigm,′′ in IEEE Transactions on Very Large Scale Integration(VLSI) Systems, vol. 25, no.3, pp. 1112-1125, March 2017.

タイトルに関連する用語 (4件)： 故障検出 ,  強化 ,  テスト ,  ポイント