文献

J-GLOBAL ID：202302221495978403   整理番号：23A0948214

グラフニューラルネットワークと深層強化学習による論理回路のテストポイント選択法

Test Point Selection Method Using Graph Neural Networks and Deep Reinforcement Learning

著者 (6件)： WEI Shaoqi (愛媛大) ,  塩谷晃平 (愛媛大) ,  WANG Senling (愛媛大) ,  甲斐博 (愛媛大) ,  樋上喜信 (愛媛大) ,  高橋寛 (愛媛大)
資料名： 電子情報通信学会技術研究報告(Web)  (IEICE Technical Report (Web))
巻： 122  号： 393(DC2022 82-92)  ページ： 27-32 (WEB ONLY)  発行年： 2023年02月21日 
JST資料番号： U2030A  ISSN： 2432-6380  資料種別： 会議録 (C)
記事区分： 短報  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 大規模集積回路のテスト品質を向上するためには,回路の中に可観測性や可制御性を向上できるテストポイント(Test Point:TP)を挿入する技術が広く利用されている.TPの挿入では,故障検出率を最大化させる最適な挿入箇所の選択がNP困難な問題であることから,論理回路のテスタビィリティを評価することで近似的な最適解を求める様々な発見的手法が提案されている.しかしながら,大規模論理回路に対して発見的手法を適用することには限界がある.そこで本研究では,グラフ畳み込みニューラルネットワークと強化学習を用いたテストポイント挿入箇所の選択法(Deep-TP-Explorer)を提案する.提案法は,まずゲートレベルの論理回路を無向グラフで表現し,グラフ畳み込みニューラルネットワークを用いて回路全体の構造的特徴(ゲートタイプ,接続関係,可制御性・可観測性)をノードごとに抽出・集約する.その後,深層ニューラルネットワークで故障検出率を最大化させる信号線の組合せを求める.大規模回路に対して提案法を適用するため,TP選択モデルを訓練する.この訓練のために,故障検出率最大化可能なTPを決める行動器(Actor)とTP挿入(行動)による効果を評価する評価器(Critic)を同時に学習させるAdvantage Actor-Critic(A2C)という強化学習手法を適用する新しい手法を提案する.ISCAS89とITC99ベンチマーク回路における評価実験から提案法の効果を示す.(著者抄録)

シソーラス用語： トレーサビリティ ,  *回路試験 ,  *電気試験 ,  信頼度 ,  無向グラフ ,  *ニューラルネットワーク ,  *強化学習 ,  論理回路 ,  集積回路信頼性 ,  *畳込みニューラルネットワーク ,  度
準シソーラス用語： *Advantage Actor-Critic ,  *集積回路試験

分類 (2件)： 人工知能  (JE08000Z) ,  固体デバイス計測・試験・信頼性  (NC03040G)

引用文献 (9件)：

• M. J. Y. Williams and J. B. Angell, “Enhancing testability of largescale integrated circuits via test points and additional logic,” IEEE Transactions on Computers, vol. 100, no. 1, pp. 46-60, 1973.
• N. A. Touba and E. J. McCluskey, “Test point insertion based on path tracing,” in Proceedings of 14th VLSI Test Symposium. IEEE, 1996, pp. 2-8.
• S. Wang, X. Zhou, Y. Higami, H. Takahashi, H. Iwata, Y. Maeda, J. Matsushima, “Test Point Insertion for Multi-Cycle Power-On Self-Test,” ACM Transactions on Design Automation of Electronic System, JUST ACCEPTED, 2022/9, https://doi.org/10.1145/3563552.
• Y. Sun, Spencer K. Millican, D. Agrawal ′′Special Session:Survey of Test Point Insertion for Logic Built-in Self-test,′′ IEEE VTS, 2020, pp. 1-6, doi: 10.1109/VTS48691.2020.9107584.
• S. Millican, Y. Sun, S. Roy and V. Agrawal, “Applying neural networks to delay fault testing: Test point insertion and random circuit training,” in 2019 IEEE 28th Asian Test Symposium (ATS). IEEE, 2019, pp.13-135.

タイトルに関連する用語 (6件)： グラフニューラルネットワーク ,  深層強化学習 ,  論理回路 ,  テスト ,  ポイント ,  選択法