研究者
J-GLOBAL ID:200901078538898470   更新日: 2024年12月18日

三浦 幸也

ミウラ ユキヤ | Miura Yukiya
所属機関・部署:
職名: 教授
研究分野 (3件): 計算機システム ,  情報ネットワーク ,  電子デバイス、電子機器
研究キーワード (9件): 劣化検知・予測 ,  high reliability design ,  欠陥指向テスト ,  高信頼化設計 ,  故障解析 ,  VLSIの設計とテスト ,  Defect-oriented testing ,  Fault & Defect Analysis ,  Design & Test of VLSIs
競争的資金等の研究課題 (17件):
  • 2017 - 2020 IoT時代の高信頼VLSIシステムの開発
  • 2013 - 2016 運用中の環境を考慮した安定的な超高信頼性ディジタル回路の構成法
  • 2009 - 2012 耐ノイズ性・耐ばらつき性を有する高信頼性ディジタル回路の設計
  • 2006 - 2007 クロストークノイズを考慮した高信頼性回路の設計方法
  • 2005 - 高信頼性のあるVLSIの設計
全件表示
論文 (35件):
  • Yukiya Miura, Shingo Tsutsumi. A Method for Measuring Process Variations in the FPGA Chip Considering the Effect of Wire Delay. 27th IEEE International Symposium on On-Line Testing and Robust System Design(IOLTS). 2021. 1-6
  • Yukiya Miura, Tatsunori Ikeda. Aging Estimation ofMOS FETsUsingAging-Tolerant/Aged Ring Oscillators. IEEJ TRANSACTIONS ON ELECTRICAL AND ELECTRONIC ENGINEERING. 2020. 15. 10. 1475-1481
  • Takeshi Iwasaki, Masao Aso, Haruji Futami, Satoshi Matsunaga, Yousuke Miyake, Takaaki Kato, Seiji Kajihara, Yukiya Miura, Smith Lai, Gavin Hung, et al. Innovative Test Practices in Asia. 38th IEEE VLSI Test Symposium(VTS). 2020. 1-1
  • Yukiya Miura, Yuya Kinoshita. Soft Error Tolerance of Power-Supply-Noise Hardened Latches. 26th IEEE International Symposium on On-Line Testing and Robust System Design(IOLTS). 2020. 1-6
  • Yousuke Miyake, Takaaki Kato, Seiji Kajihara, Masao Aso, Haruji Futami, Satoshi Matsunaga, Yukiya Miura. On-Chip Delay Measurement for Degradation Detection And Its Evaluation under Accelerated Life Test. 2020 26TH IEEE INTERNATIONAL SYMPOSIUM ON ON-LINE TESTING AND ROBUST SYSTEM DESIGN (IOLTS 2020). 2020. 1-6
もっと見る
MISC (242件):
特許 (29件):
受賞 (1件):
  • 2006 - Forum on Information Technology 2006 論文賞
所属学会 (6件):
情報処理学会 ,  アメリカ電気電子学会(The Institute of Electrical and Electronics Engineers) ,  電子情報通信学会 ,  IEEE ,  JSPS ,  IEICE
※ J-GLOBALの研究者情報は、researchmapの登録情報に基づき表示しています。 登録・更新については、こちらをご覧ください。

前のページに戻る