研究者
J-GLOBAL ID:200901099781491700
更新日: 2024年08月29日 大津 金光
オオツ カネミツ | Ootsu Kanemitsu
所属機関・部署: 職名:
教授
ホームページURL (1件): http://www.is.utsunomiya-u.ac.jp/pearlab/ 研究分野 (2件):
情報ネットワーク
, 計算機システム
研究キーワード (5件):
FPGA開発
, 実行時最適化
, コンパイラ最適化
, マルチスレッド化処理
, automatic multithreaded code transformation
競争的資金等の研究課題 (21件): - 2017 - 2020 超高精細・超広視野角3Dホログラフィック表示のための大規模ピクセル計算技術
- 2015 - 2018 機動的並列処理方式を実現するための基盤技術の研究開発
- 2013 - 2017 CPU/GPU混載プロセッサのためのソースレベル自動並列化システムの研究開発
- 2012 - 2016 超大規模相互結合網における自律分散先行制御方式の研究
- 2013 - 2015 プロセスネットワークを基にしたFPGA向け分散並列処理システム設計手法
- 2012 - 2015 大域的コード再構成に基づいた高性能パスベーススレッド分割手法の研究
- 2009 - 2011 ループパスの実行時挙動に基づいた並列化を行う動的最適化システムの研究
- 2009 - 2011 実験的手法による超大規模相互結合網の理論的体系化と工学的応用
- 2008 - 2010 汎用マルチコアプロセッサ向けバイナリレベル投機的複数スレッド化の研究
- 2007 - 2008 超大規模並列システムを指向した相互結合網の大域的最適化基盤技術の確立
- 2006 - 2008 実行パス情報に基づき自律的に最適化を行う高性能チップマルチプロセッサの研究開発
- 2005 - 2007 バイナリレベル複数スレッド化のためのバイナリコード解析技術の研究開発
- 2004 - 2006 大域的な挙動理解に基づく自律最適化機能を備えた相互結合網の研究
- 2002 - 2005 受信メッセージ予測に基づく高性能マルチコンピュータの研究
- 2002 - 2004 バイナリレベル複数スレッド化による計算機の高速化に関する研究
- 2002 - 2003 相互結合網の自律動作による大域的最適化の研究
- 2002 - バイナリ変換処理によるプログラムコードの自動マルチスレッド化処理
- 2002 - binary level multithreading
- 2000 - 2001 投機的受信処理によるメッセージ転送の高速化
- 1998 - 2000 システムオンチップアーキテクチャによるA-NETマルチコンピュータの研究開発
- 1997 - 1998 型推論による並列オブジェクト指向言語実行の高速化
全件表示
論文 (116件): -
Takeshi Ohkawa, Kenta Arai, Kanemitsu Ootsu, Takashi Yokota. Alchemist: A Component-Oriented Development Tool of FPGA based on Publish/Subscribe Model. ICCE. 2024. 1-6
-
Shun Kojima, Yi Feng, Kazuki Maruta, Kanemitsu Ootsu, Takashi Yokota, Chang Jun Ahn, Vahid Tarokh. Towards Deep Learning-Guided Multiuser SNR and Doppler Shift Detection for Next-Generation Wireless Systems. IEEE Vehicular Technology Conference. 2022. 2022-June
-
Yoshiki Kimura, Kanemitsu Ootsu, Tatsuya Tsuchiya, Takashi Yokota. Development of RISC-V Based Soft-core Processor with Scalable Vector Extension for Embedded System. ACM International Conference Proceeding Series. 2021. 13-18
-
Shun Kojima, Yi Feng, Kazuki Maruta, Kanemitsu Ootsu, Takashi Yokota, Chang-Jun Ahn, Vahid Tarokh. Investigation of Input Signal Representation to CNN for Improving SNR Classification Accuracy. VTC Fall. 2021. 1-5
-
Tomoya Kikuchi, Yoshiki Kimura, Kanemitsu Ootsu, Takashi Yokota. Development of Soft-Core Processor with Efficient Array Data Transfer Mechanism. Proceedings - 2020 8th International Symposium on Computing and Networking Workshops, CANDARW 2020. 2020. 411-415
もっと見る MISC (345件): -
新井 健太, 大川 猛, 大津 金光, 横田 隆史. コンポーネント指向FPGA開発環境及び開発自動化ツールの提案 (VLSI設計技術). 電子情報通信学会技術研究報告 = IEICE technical report : 信学技報. 2020. 119. 371. 129-134
-
木戸 剛生, 大川 猛, 大津 金光, 横田 隆史. Publish/Subscribe通信フレームワークにおけるハードウェアを用いた暗号処理高速化の検討. 第81回全国大会講演論文集. 2019. 2019. 1. 53-54
-
新井 健太, 大川 猛, 大津 金光, 横田 隆史. FPGAを用いた機能回路コンポーネント間のPublish/Subscribe通信フレームワークの提案. 組込みシステムシンポジウム2018論文集. 2018. 2018. 9-12
-
大川猛, 菅田悠平, 木戸剛正, 若槻泰迪, 大津金光, 横田隆史. ROS2/DDSにおけるFPGAを用いたPublish/Subscribe通信処理の初期検討. 情報処理学会研究報告(Web). 2018. 2018. EMB-48. Vol.2018-EMB-48,No.3,1-2 (WEB ONLY)
-
新里将大, 大津金光, 大川猛, 横田隆史. Android OSにおけるMPI並列処理アプリケーション実行環境の検討. 情報処理学会全国大会講演論文集. 2018. 80th. 1. 1.137-1.138
もっと見る 学位 (1件): 所属学会 (3件):
電子情報通信学会
, システム制御情報学会
, 情報処理学会
前のページに戻る