研究者
J-GLOBAL ID:201601010643611561
更新日: 2024年02月01日
高前田 伸也
タカマエダ シンヤ | TAKAMAEDA Shinya
所属機関・部署:
職名:
准教授
ホームページURL (1件):
https://sites.google.com/site/shinyaty/
研究キーワード (6件):
ニューラルネットワーク
, 高位合成
, 機械学習
, FPGA
, リコンフィギャラブルシステム
, コンピュータアーキテクチャ
競争的資金等の研究課題 (8件):
- 2023 - 2028 ゆらぎの熱力学に基づく確率的コンピューティング基盤の創出
- 2021 - 2027 D3-AI: 多様性と環境変化に寄り添う分散機械学習基盤の創出
- 2019 - 2023 性能最適化が容易なマルチパラダイム型高位合成フレームワークの創出
- 2018 - 2023 知能コンピューティングを加速する自己学習型・革新的アーキテクチャ基盤技術の創出
- 2018 - 2022 アーキテクチャとアルゴリズムの協調による高効率深層学習システムの創出
- 2018 - 2021 深層畳み込みニューラルネットと有用画像処理における共有演算能力の相互変換手法
- 2016 - 2018 メモリ性能を最大限活用するFPGAアクセラレータ最適設計フレームワーク
- 2011 - 2013 メニーコア時代のHW/SW研究を加速するスケーラブルなHWシミュレータの開発
全件表示
論文 (42件):
-
欧 亜非, Ambalathankandy Prasoon, 池辺 将之, 高前田 伸也, 本村 真人, 浅井 哲也. Real-time tone mapping: a survey and cross-implementation hardware benchmark. IEEE Transactions on Circuits and Systems for Video Technology. 2022. 32. 5. 2666-2686
-
平山 侑樹, 浅井 哲也, 本村 真人, 高前田 伸也. A hardware-efficient weight sampling circuit for Bayesian neural networks. International Journal of Networking and Computing. 2020. 10. 2. 84-93
-
Kasho Yamamoto, Kazushi Kawamura, Kota Ando, Normann Mertig, Takashi Takemoto, Masanao Yamaoka, Hiroshi Teramoto, Akira Sakai, Shinya Takamaeda-Yamazaki, Masato Motomura. STATICA: A 512-Spin 0.25M-Weight Annealing Processor With an All-Spin-Updates-at-Once Architecture for Combinatorial Optimization With Complete Spin-Spin Interactions. IEEE Journal of Solid-State Circuits. 2020. 56. 1. 1-1
-
Kasho Yamamoto, Kota Ando, Normann Mertig, Takashi Takemoto, Masanao Yamaoka, Hiroshi Teramoto, Akira Sakai, Shinya Takamaeda-Yamazaki, Masato Motomura. 7.3 STATICA: A 512-Spin 0.25M-Weight Full-Digital Annealing Processor with a Near-Memory All-Spin-Updates-at-Once Architecture for Combinatorial Optimization with Complete Spin-Spin Interactions. 2020 IEEE International Solid- State Circuits Conference(ISSCC). 2020. 138-140
-
Taiga Ikeda, Kento Sakurada, Atsuyoshi Nakamura, Masato Motomura, Shinya Takamaeda-Yamazaki. Hardware/Algorithm Co-optimization for Fully-Parallelized Compact Decision Tree Ensembles on FPGAs. Applied Reconfigurable Computing. Architectures, Tools, and Applications - 16th International Symposium(ARC). 2020. 345-357
もっと見る
MISC (35件):
-
安藤洸太, 植吉晃大, 大羽由華, 廣瀬一俊, 工藤巧, 池辺将之, 浅井哲也, 高前田伸也, 本村真人. Dither NN:画像処理から着想を得た組込み向け量子化ニューラルネットワークの精度向上手法. 電子情報通信学会技術研究報告. 2019. 119. 18(RECONF2019 1-19)(Web)
-
池上高広, 池辺将之, 高前田伸也, 本村真人, 浅井哲也. 前庭動眼反射を考慮した初期聴覚モデルの考察と回路評価. 電子情報通信学会技術研究報告. 2018. 118. 173(ICD2018 14-38)
-
工藤巧, 植吉晃大, 安藤洸太, 植松瞭太, 廣瀬一俊, 池辺将之, 浅井哲也, 本村真人, 高前田伸也. 対数量子化を用いた可変長ビットシリアル型DNNアクセラレータの面積最適化手法. 電子情報通信学会技術研究報告. 2018. 118. 63(RECONF2018 1-18)(Web)
-
大羽由華, 安藤洸太, 廣瀬一俊, 植吉晃大, 植松瞭太, 工藤巧, 黒川圭一, 池辺将之, 浅井哲也, 本村真人, et al. 二値化ニューラルネットワークに基づいたハードウェア指向高精度モデルの検討. 電子情報通信学会技術研究報告. 2018. 118. 63(RECONF2018 1-18)(Web)
-
熊澤輝顕, 鈴木浩史, 石畠正和, 浅井哲也, 池辺将之, 本村真人, 高前田伸也. ZDDを用いた三角形分割パターンの列挙とその応用に向けて. 人工知能学会人工知能基本問題研究会資料. 2018. 106th
もっと見る
学歴 (4件):
- 2011 - 2014 東京工業大学 大学院情報理工学研究科 計算工学専攻
- 2009 - 2011 東京工業大学 大学院情報理工学研究科 計算工学専攻
- 2007 - 2009 東京工業大学 工学部 情報工学科
- 2002 - 2007 福島工業高等専門学校 電気工学科
学位 (1件):
経歴 (7件):
前のページに戻る