文献

J-GLOBAL ID：200902221611468812   整理番号：05A0842281

非対称信号遷移の差分論理を用いる高速ディジタル回路設計

High-Speed Digital Circuit Design Using Differential Logic with Asymmetric Signal Transition

著者 (3件)： MORIMOTO Masao (Kobe Univ., Kobe-shi, JPN) ,  NAGATA Makoto (Kobe Univ., Kobe-shi, JPN) ,  TAKI Kazuo (Kobe Univ., Kobe-shi, JPN)
資料名： IEICE Transactions on Electronics (Institute of Electronics, Information and Communication Engineers)  (IEICE Transactions on Electronics (Institute of Electronics, Information and Communication Engineers))
巻： E88-C  号： 10  ページ： 2001-2008  発行年： 2005年10月01日 
JST資料番号： L1370A  ISSN： 0916-8524  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 英語 (EN)

抄録/ポイント： 非対称スロープ差分CMOS(ASD-CMOS)及び非対称スロ...

シソーラス用語： *組合せ回路 ,...
準シソーラス用語： PMOS構造 ,...

   続きはJDreamIII（有料）にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=05A0842281&from=J-GLOBAL&jstjournalNo=L1370A") }}

分類 (1件)： 論理回路  (NC05070B)

引用文献 (12件)：

• GROTJOHN, T. A. Sample-set differential logic (SSDL) for complex high-speed VLSI. IEEE J. Solid-State Circuits. 1986, 21, 4, 367-369
• WU, C.-Y. Latched CMOS differential logic (LCDL) for complex high-speed VLSI. IEEE J. Solid-State Circuits. 1991, 26, 9, 1324-1328
• PARK, J. Current sensing differential logic : A CMOS logic for high reliability and flexibility. IEEE J. Solid-State Circuits. 1999, 34, 6, 904-908
• PFENNINGS, L. C. M. G. Differential split-level CMOS logic for subnanosecond speeds. IEEE J. Solid-State Circuits. 1985, 20, 5, 1050-1055
• PRETORIUS, J. A. Latched domino CMOS logic. IEEE J. Solid-State Circuits. 1986, 21, 4, 514-522

タイトルに関連する用語 (6件)： 非対称 ,  遷移 ,  差分 ,  論理 ,  ディジタル回路 ,  設計