文献

J-GLOBAL ID：200902293279154834   整理番号：08A0546207

二段構造に基づいた低電力トラックアンドホールド回路の設計

Design of Low Power Track and Hold Circuit Based on Two Stage Structure

著者 (4件)： SATO Takahide (Tokyo Inst. of Technol., Tokyo, JPN) ,  MATSUMOTO Isamu (ROHM CO., LTD, Yokohama-shi, JPN) ,  TAKAGI Shigetaka (Tokyo Inst. of Technol., Tokyo, JPN) ,  FUJII Nobuo (Tokyo Inst. of Technol., Tokyo, JPN)
資料名： IEICE Transactions on Electronics (Institute of Electronics, Information and Communication Engineers)  (IEICE Transactions on Electronics (Institute of Electronics, Information and Communication Engineers))
巻： E91-C  号： 6  ページ： 894-902  発行年： 2008年06月01日 
JST資料番号： L1370A  ISSN： 0916-8524  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 英語 (EN)

抄録/ポイント： 本論文は二段構造に基づいた低電力な高速トラックアンドホールド回路(T/H回路)を提案した。提案した回路は,カスケードに接続した二つの内部T/H回路から構成される。第一のT/H回路は入力信号をステップ電圧に変換し,そして,大きな負荷コンデンサを駆動して大電力を消費する次の第二のT/H回路に印加される。第二のT/H回路へのこのステップ電圧印加は第二のT/H回路が同一トラック相の間の負荷コンデンサの充/放電を防ぎ,そして低電力消費を可能にしている。二段構造のおかげで,提案したT/H回路は従来のものに較べて電力消費を29%節約できた。提案した二段T/H回路の最適設計手続きを説明し,その妥当性をHSPICEシミュレーションにより確認した。(翻訳著者抄録)

シソーラス用語： *信号変換器 ,  *サンプル・ホールド回路 ,  *回路設計 ,  消費電力 ,  改変 ,  AD変換器 ,  縦続接続 ,  AD変換
準シソーラス用語： トラックアンドホールド回路

分類 (1件)： AD・DA変換回路  (NC05080M)

引用文献 (9件)：

• LIU, F. CMOS folding and interpolating A/D converter with differential compensative T/H circuit. Proc. 2003 IEEE Conference on Electron Devices and Solid-StateCircuits. 2003, 453-456
• SATO, T. 4GB/s track and hold circuit using parasitic capacitance canceler. Proc. European Solid-State Circuits Conference, 2004. 2004, 347-350
• KARANICOLAS, A. N. A 2.7-V 300-MS/s track-and-hold amplifier. IEEE J. Solid-State Circuits. 1997, 32, 1961-1967
• JOHNS, D. A. Analog integrated circuit design. 1997
• VAN DE PLASSCHE, Ruby. CMOS integrated analog to digital and digital to analog converters. 2003

タイトルに関連する用語 (3件)： 二段構造 ,  低電力 ,  設計