特許
J-GLOBAL ID：200903000377241199
半導体記憶装置
発明者：
出願人/特許権者：
代理人 (1件)：
藤巻 正憲
公報種別：公開公報
出願番号（国際出願番号）：特願平9-300838
公開番号（公開出願番号）：特開平11-135749
出願日： 1997年10月31日
公開日（公表日）： 1999年05月21日
要約：
【要約】【課題】 水素雰囲気中での熱処理による金属酸化物膜のリーク電流の増加及び誘電分極特性の劣化を防止することができ、好ましくは水素原子がゲート電極と半導体基板との界面まで確実に到達することができる半導体記憶装置を提供する。【解決手段】 シリコン窒化膜11の一部及びチタンシリサイド層13上に、窒化チタン膜14、ルテニウム膜15及び酸化ルテニウム膜16からなるキャパシタの下部電極が設けられている。更に、キャパシタ下部電極を覆いキャパシタの容量絶縁膜である金属酸化物膜17が設けられており、この金属酸化物膜17を覆いキャパシタの上部電極となる窒化チタン膜18が設けられている。なお、シリコン窒化膜11及び窒化チタン膜はメモリセルアレイ領域内にのみ設けられている。
請求項（抜粋）：
半導体基板と、この半導体基板上に形成されたトランジスタ及びキャパシタにより構成されるメモリセルと、前記半導体基板と前記キャパシタとの間に形成されたシリコン窒化膜と、を有し、前記キャパシタは、下部電極と、第1の窒化チタン膜を有する上部電極と、前記下部電極と前記上部電極との間に形成された容量絶縁膜とを有することを特徴とする半導体記憶装置。
IPC (4件)：
H01L 27/108
, H01L 21/8242
, H01L 27/04
, H01L 21/822
H01L 27/10 621 B
, H01L 27/04 C
, H01L 27/10 651
