特許
J-GLOBAL ID：200903000798833923

電力用半導体素子

発明者：
附田 正則

附田 正則 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 大胡 典夫 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-186547
公開番号（公開出願番号）：特開2001-015770
出願日： 1999年06月30日
公開日（公表日）： 2001年01月19日
要約：
【要約】【課題】 電力用半導体素子の高耐圧化と高信頼性化を容易に実現すること。【解決手段】 第1導電型高抵抗半導体層1と、その第1の主面に形成された第2導電型低抵抗半導体層2と、前記第1の主面の前記第2導電型低抵抗半導体層2から素子周辺部へ向かい間隔を開けて繰り返し設けられた第2導電型低抵抗半導体層3からなり、この繰り返し設けられた第2導電型低抵抗半導体層3の間に第2導電型高抵抗半導体層11を設けたことを特徴とする電力用半導体素子。
請求項（抜粋）：
第1導電型高抵抗半導体層と、その第1の主面に形成された第2導電型低抵抗半導体層と、前記第1の主面の前記第2導電型低抵抗半導体層から素子周辺部へ向かい間隔を開けて繰り返し設けられた第2導電型低抵抗半導体層からなり、この繰り返し設けられた第2導電型低抵抗半導体層の間に第2導電型高抵抗半導体層を設けたことを特徴とする電力用半導体素子。
IPC (5件)：
H01L 29/861 ,  H01L 21/331 ,  H01L 29/73 ,  H01L 29/74 ,  H01L 29/78
FI (4件)：
H01L 29/91 D ,  H01L 29/72 ,  H01L 29/74 B ,  H01L 29/78 652 P
Fターム (13件)：
5F003AP06 ,  5F003BA93 ,  5F003BC02 ,  5F003BH10 ,  5F003BJ12 ,  5F003BM01 ,  5F003BP04 ,  5F003BZ01 ,  5F003BZ04 ,  5F005AC03 ,  5F005AH01 ,  5F005CA02 ,  5F005CA04
引用特許：
審査官引用 (6件)
  • 特開平3-147331
  • 高電圧半導体構造
    公報種別：公開公報   出願番号：特願平6-165848   出願人：モトローラ・インコーポレイテッド
  • プレーナ型半導体装置
    公報種別：公開公報   出願番号：特願平6-008951   出願人：富士電機株式会社
全件表示

前のページに戻る

TOP

BOTTOM