半導体記憶装置

発明者：
出願人/特許権者： ,
代理人 (1件)：亀谷美明 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-096711
公開番号（公開出願番号）：特開2002-298582
出願日： 2001年03月29日
公開日（公表日）： 2002年10月11日
要約：

【要約】【課題】データ出力回路の規模の縮小およびデータ読み出し速度の向上が図られた半導体記憶装置を提供する。【解決手段】出力制御信号発生部201は,センスアンプが出力する第1出力データ決定信号Dおよび第2出力データ決定信号/D,およびレベルシフトイネーブル信号EN_Vextを受信する。第1出力データ決定信号Dと第2出力データ決定信号/Dは論理レベルが相補の関係にあり,共に最大電圧は内部電圧Vintであり最小電圧はグランド電圧GNDである。レベルシフトイネーブル信号EN_Vextの最大電圧は外部電圧Vextであり最小電圧はグランド電圧GNDである。ノードn/Pおよびノードn/Nを介して出力制御信号発生部201に接続されている出力部202は,ノードn232から出力信号DOUTを出力する。出力信号DOUTの最大電圧は外部電圧Vextであり最小電圧はグランド電圧GNDである。

請求項（抜粋）：

第1出力制御ノードがアクティブ状態のとき読み出しデータ出力ノードに対して第1電源電圧を印加し,第2出力制御ノードがアクティブ状態のとき前記読み出しデータ出力ノードに対して第1電源基準電圧を印加する,出力部と,選択されたメモリセルに格納されている情報に応じて第2電源電圧または第2電源基準電圧に遷移する第1出力データ決定信号,前記第1出力データ決定信号が前記第2電源電圧に遷移した場合,前記第2電源基準電圧に遷移し,前記第1出力データ決定信号が前記第2電源基準電圧に遷移した場合,前記第2電源電圧に遷移する第2出力データ決定信号,および前記第1電源電圧または前記第1電源基準電圧に遷移するイネーブル信号が入力され,前記イネーブル信号が前記第1電源電圧に遷移し,かつ,前記第1出力データ決定信号が前記第2電源電圧に遷移したときに,前記第1出力制御ノードをアクティブ状態とし,前記イネーブル信号が前記第1電源電圧に遷移し,かつ,前記第2出力データ決定信号が前記第2電源電圧に遷移したときに,前記第2出力制御ノードをアクティブ状態とする,出力制御部と,を備える半導体記憶装置であって,前記出力制御部は,前記第1出力制御ノードをインアクティブ状態にラッチする第1ラッチ手段と,前記第2出力制御ノードをインアクティブ状態にラッチする第2ラッチ手段と,を備えたことを特徴とする,半導体記憶装置。

IPC (3件)：

G11C 11/409 , H03K 19/0175 , H03K 19/0185

FI (3件)：

G11C 11/34 354 Q , H03K 19/00 101 F , H03K 19/00 101 C

Fターム (25件)：

5J056AA04 , 5J056AA11 , 5J056BB02 , 5J056BB57 , 5J056CC14 , 5J056CC21 , 5J056DD12 , 5J056DD28 , 5J056EE07 , 5J056EE11 , 5J056FF07 , 5J056GG09 , 5J056KK00 , 5M024AA22 , 5M024AA41 , 5M024AA54 , 5M024AA55 , 5M024BB04 , 5M024BB33 , 5M024DD42 , 5M024DD45 , 5M024DD59 , 5M024PP01 , 5M024PP03 , 5M024PP07

引用特許：

審査官引用 (6件)

特開平4-160815
半導体集積回路装置
公報種別：公開公報出願番号：特願平11-072279 出願人：株式会社沖マイクロデザイン, 沖電気工業株式会社
半導体集積回路装置
公報種別：公開公報出願番号：特願平10-208414 出願人：セイコーエプソン株式会社

全件表示

前のページに戻る