特許
J-GLOBAL ID:200903000895613016
半導体膜の改良された堆積方法
発明者:
出願人/特許権者:
代理人 (5件):
三枝 英二
, 舘 泰光
, 眞下 晋一
, 松本 公雄
, 立花 顕治
公報種別:公表公報
出願番号(国際出願番号):特願2002-565348
公開番号(公開出願番号):特表2004-532511
出願日: 2002年02月12日
公開日(公表日): 2004年10月21日
要約:
化学気相成長プロセスにおいて、化学前駆体として、高次シラン及びゲルマニウム前駆体を利用する。このプロセスでは、堆積速度が大きいが、組成及び厚みの両面で、通常の化学前駆体を用いて準備した膜より均一な膜が生成される。好ましい実施の形態では、トリシランを使用して、トランジスタゲート電極などの様々な用途で半導体産業において有用なSiGe含有膜を堆積する。
請求項(抜粋):
非単結晶SiGe含有材料を表面上に堆積する方法であって、
内部に基板を配置した化学気相成長チャンバを用意するステップと、
高次シラン及び前記ゲルマニウム前駆体を含んで構成されたガスを前記チャンバに導入するステップと、
非単結晶SiGe含有膜を基板上に堆積するステップとを含む方法。
IPC (8件):
H01L21/205
, H01L21/28
, H01L21/285
, H01L21/331
, H01L21/8238
, H01L27/092
, H01L29/737
, H01L29/78
FI (7件):
H01L21/205
, H01L21/28 301A
, H01L21/285 C
, H01L29/72 H
, H01L27/08 321D
, H01L29/78 301F
, H01L29/78 301G
Fターム (50件):
4M104BB01
, 4M104BB36
, 4M104BB37
, 4M104BB40
, 4M104CC05
, 4M104DD45
, 4M104EE03
, 4M104EE16
, 4M104GG09
, 4M104GG10
, 4M104GG14
, 5F003BB01
, 5F003BB04
, 5F003BF06
, 5F003BJ15
, 5F003BJ20
, 5F003BM01
, 5F003BP31
, 5F045AA03
, 5F045AB01
, 5F045AC01
, 5F045AD09
, 5F045AD10
, 5F045AD11
, 5F045AE25
, 5F045BB02
, 5F045CA02
, 5F048AC03
, 5F048AC05
, 5F048BA14
, 5F048BB04
, 5F048BB09
, 5F048BB11
, 5F048BB12
, 5F048BB13
, 5F140BD01
, 5F140BD05
, 5F140BD11
, 5F140BE09
, 5F140BE13
, 5F140BF04
, 5F140BF14
, 5F140BF21
, 5F140BF25
, 5F140BF34
, 5F140BF38
, 5F140BG24
, 5F140BG28
, 5F140BG31
, 5F140BG37
引用特許:
出願人引用 (3件)
審査官引用 (5件)
全件表示
引用文献:
前のページに戻る