特許
J-GLOBAL ID:200903001211541514

半導体装置

発明者:
出願人/特許権者:
代理人 (1件): 速水 進治
公報種別:公開公報
出願番号(国際出願番号):特願2004-332349
公開番号(公開出願番号):特開2006-147668
出願日: 2004年11月16日
公開日(公表日): 2006年06月08日
要約:
【課題】 二つの素子領域間に介在するガードリングを通じたノイズ伝搬を抑制する。【解決手段】 半導体チップ100は、ロジック部およびアナログ部153を有する。また、半導体チップ100は、シリコン基板101と、シリコン基板101上に設けられた第一絶縁膜123〜第六絶縁膜143と、第一絶縁膜123〜第六絶縁膜143中に埋設された第一導電リング125〜第六導電リング145により構成されロジック部およびアナログ部153外周を取り囲む環状のシールリング105と、を有する。そして、ロジック部からシールリング105を経由してアナログ部153に至る経路の導通を遮断する非導通部104として機能するpn接合部が、シールリング領域106中に設けられている。【選択図】 図3
請求項(抜粋):
第一および第二の素子領域を有する半導体装置であって、 半導体基板と、 前記半導体基板上に設けられた層間絶縁膜と、 前記層間絶縁膜中に埋設された導電膜により構成され、前記第一の素子領域の外周を取り囲む環状のガードリングと、 を有し、 前記第一の素子領域から前記ガードリングを経由して前記第二の素子領域に至る経路の導通を遮断する非導通部が、ガードリング形成領域中に設けられたことを特徴とする半導体装置。
IPC (4件):
H01L 27/04 ,  H01L 21/822 ,  H01L 23/52 ,  H01L 21/320
FI (2件):
H01L27/04 H ,  H01L21/88 S
Fターム (37件):
5F033HH11 ,  5F033HH21 ,  5F033HH32 ,  5F033JJ18 ,  5F033JJ19 ,  5F033JJ33 ,  5F033KK01 ,  5F033KK11 ,  5F033KK21 ,  5F033KK32 ,  5F033MM01 ,  5F033MM08 ,  5F033MM12 ,  5F033MM13 ,  5F033NN01 ,  5F033NN06 ,  5F033NN07 ,  5F033QQ25 ,  5F033QQ48 ,  5F033RR01 ,  5F033RR04 ,  5F033RR06 ,  5F033RR21 ,  5F033RR29 ,  5F033TT01 ,  5F033VV03 ,  5F033XX00 ,  5F033XX17 ,  5F038BH03 ,  5F038BH09 ,  5F038BH10 ,  5F038BH11 ,  5F038BH19 ,  5F038CA03 ,  5F038DF12 ,  5F038DF14 ,  5F038EZ20
引用特許:
出願人引用 (4件)
  • 半導体装置
    公報種別:公開公報   出願番号:特願2002-234387   出願人:株式会社ルネサステクノロジ
  • 半導体集積回路装置とその製造方法
    公報種別:公開公報   出願番号:特願2001-067165   出願人:富士通株式会社, 富士通ヴィエルエスアイ株式会社
  • 半導体装置及びその製造方法
    公報種別:公開公報   出願番号:特願2003-113412   出願人:NECエレクトロニクス株式会社
全件表示
審査官引用 (3件)

前のページに戻る