特許
J-GLOBAL ID:200903001942512394

半導体装置及び半導体装置の製造方法

発明者:
出願人/特許権者:
代理人 (1件): 宮田 金雄 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平9-059227
公開番号(公開出願番号):特開平10-256535
出願日: 1997年03月13日
公開日(公表日): 1998年09月25日
要約:
【要約】【課題】 高電界ストレスにより膜質が劣化し、リーク電流が増大し、データ保持特性が劣化するという問題点が生じていた。【解決手段】 シリコン基板1上にゲート絶縁膜6およびゲート電極7が順次形成されてなる半導体装置において、ゲート絶縁膜6が、シリコン基板1上に形成されたシリコン酸化膜4と、シリコン酸化膜4上に形成され、シリコン酸化膜4の膜応力を打ち消す膜応力を有するオキシナイトライド膜5とにてなる。
請求項(抜粋):
シリコン基板上にゲート絶縁膜およびゲート電極が順次形成されてなる半導体装置において、上記ゲート絶縁膜が、上記シリコン基板上に形成されたシリコン酸化膜と、上記シリコン酸化膜上に形成され、上記シリコン酸化膜の膜応力を打ち消す膜応力を有するオキシナイトライド膜とを備えたことを特徴とする半導体装置。
引用特許:
審査官引用 (5件)
全件表示

前のページに戻る