特許
J-GLOBAL ID:200903001963115719
絶縁ゲート型半導体装置及びその駆動方法
発明者:
,
,
出願人/特許権者:
代理人 (4件):
眞鍋 潔
, 柏谷 昭司
, 渡邊 弘一
, 伊藤 壽郎
公報種別:公開公報
出願番号(国際出願番号):特願2004-232461
公開番号(公開出願番号):特開2006-049781
出願日: 2004年08月09日
公開日(公表日): 2006年02月16日
要約:
【課題】 絶縁ゲート型半導体装置及びその駆動方法に関し、高駆動電流化及び微細化構造においても基板バイアス効果によってオフリークIoff を低減して低消費電力化を実現する。【解決手段】 幅が3〜20nmの第1のサイドウォール4、幅が30nm〜60nmの第2のサイドウォール5、及び、その外側に第3のサイドウォール6を有するとともに、第1のサイドウォール4の直下に第1のサイドウォール4と自己整合する長さのエクスエンション領域7を設けるとともに、第2のサイドウォール5の直下に第2のサイドウォール5と自己整合する長さで且つエクステンション領域7と深接合のソース・ドレイン領域9の中間の深さのバッファ領域8を設けてソース・ドレイン構造を3重構造にする。【選択図】 図1
請求項(抜粋):
幅が3〜20nmの第1のサイドウォール、幅が30nm〜60nmの第2のサイドウォール、及び、その外側に第3のサイドウォールを有するとともに、前記第1のサイドウォールの直下に第1のサイドウォールと自己整合する長さのエクスエンション領域を設けるとともに、前記第2のサイドウォールの直下に第2のサイドウォールと自己整合する長さで、且つ、前記エクステンション領域と深接合のソース・ドレイン領域の中間の深さのバッファ領域を設けてソース・ドレイン構造を3重構造にしたことを特徴とする絶縁ゲート型半導体装置。
IPC (7件):
H01L 29/78
, H01L 21/28
, H01L 29/417
, H01L 29/423
, H01L 29/49
, H01L 21/823
, H01L 27/092
FI (6件):
H01L29/78 301S
, H01L21/28 301A
, H01L21/28 301S
, H01L29/50 M
, H01L29/58 G
, H01L27/08 321E
Fターム (76件):
4M104AA01
, 4M104AA03
, 4M104BB01
, 4M104BB20
, 4M104BB21
, 4M104CC01
, 4M104CC05
, 4M104DD04
, 4M104DD43
, 4M104DD84
, 4M104EE03
, 4M104EE16
, 4M104GG09
, 4M104GG10
, 4M104GG14
, 5F048AA08
, 5F048AC03
, 5F048BA01
, 5F048BA14
, 5F048BB06
, 5F048BB07
, 5F048BB11
, 5F048BC05
, 5F048BC06
, 5F048BD09
, 5F048BE03
, 5F048BE09
, 5F048BF06
, 5F048BG13
, 5F048DA04
, 5F048DA23
, 5F048DA25
, 5F048DA30
, 5F140AA05
, 5F140AA24
, 5F140AB03
, 5F140AC09
, 5F140BA01
, 5F140BA05
, 5F140BA17
, 5F140BD01
, 5F140BD02
, 5F140BD05
, 5F140BD07
, 5F140BD09
, 5F140BD10
, 5F140BD12
, 5F140BE10
, 5F140BF01
, 5F140BF04
, 5F140BG09
, 5F140BG10
, 5F140BG12
, 5F140BG28
, 5F140BG45
, 5F140BG52
, 5F140BG53
, 5F140BH05
, 5F140BH14
, 5F140BH21
, 5F140BH35
, 5F140BH36
, 5F140BH43
, 5F140BJ01
, 5F140BJ08
, 5F140BJ25
, 5F140BK02
, 5F140BK10
, 5F140BK13
, 5F140BK14
, 5F140BK21
, 5F140BK34
, 5F140BK39
, 5F140CB04
, 5F140CB08
, 5F140CF07
引用特許: