特許
J-GLOBAL ID：200903002092659893

半導体装置の製造方法

発明者：
飯塚 和宏

飯塚 和宏 について

, 
田久 真也

田久 真也 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 鈴江 武彦 (外5名)
公報種別：公開公報
出願番号（国際出願番号）：特願2003-056128
公開番号（公開出願番号）：特開2003-332382
出願日： 2003年03月03日
公開日（公表日）： 2003年11月21日
要約：
【要約】【課題】半導体素子へのダメージを低減しつつ接続性を向上できる半導体装置の製造方法を提供することを目的としている。【解決手段】半導体素子12と配線基板16の少なくとも一方にバンプ14を形成し、上記半導体素子12と上記配線基板16の一方の表面に封止材18を被覆し、上記配線基板に超音波を印加してバンプ14による接合を促進しつつ、上記配線基板16を上記封止材18を介在して上記半導体素子12にフリップチップ接続する工程を具備することを特徴としている。フリップチップ実装時に、半導体素子に比べて柔軟性のある配線基板に超音波を印加するので、フリップチップ接続時のダメージを低減しつつ接続性を向上でき、薄い半導体素子であっても傷や割れ等の不良を抑制できる。
請求項（抜粋）：
半導体素子と配線基板の少なくとも一方にバンプを形成し、前記半導体素子と前記配線基板の一方の表面に封止材を被覆し、前記配線基板に超音波を印加してバンプによる接合を促進しつつ、前記配線基板を前記封止材を介在して前記半導体素子にフリップチップ接続する工程を具備することを特徴とする半導体装置の製造方法。
Fターム (8件)：
5F044LL05 ,  5F044LL11 ,  5F044LL15 ,  5F044PP15 ,  5F044PP16 ,  5F044PP17 ,  5F044PP19 ,  5F044RR19
引用特許：
出願人引用 (1件) 審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM