特許
J-GLOBAL ID：200903002170098240
半導体装置
発明者：
出願人/特許権者：
代理人 (6件)：
三好 秀和
, 岩▲崎▼ 幸邦
, 川又 澄雄
, 伊藤 正和
, 高橋 俊一
, 高松 俊雄
公報種別：公開公報
出願番号（国際出願番号）：特願2007-192161
公開番号（公開出願番号）：特開2009-032728
出願日： 2007年07月24日
公開日（公表日）： 2009年02月12日
要約：
【課題】接合終端領域における電界を緩和し、高耐圧化可能な半導体装置を提供する。【解決手段】素子領域51と、素子領域を取り囲む接合終端領域52とを備え、素子領域は、第1導電型の第1半導体領域2と、第2導電型の第2半導体領域4と、第1導電型の第3半導体領域10と、第2半導体領域および第3半導体領域を貫通し、底面が第1半導体領域2に達するトレンチ35と、トレンチの側面および底面に形成されたゲート絶縁膜12と、トレンチに埋め込まれたゲート電極8と有し、接合終端領域は、素子領域を取り囲むように上面から深さ方向に形成された終端トレンチ55と、終端トレンチの側壁および底面に形成されたゲート絶縁膜12と、終端トレンチ55に埋め込まれたゲート電極8とを有し、第2半導体領域4の上面から終端トレンチ55の底面までの深さが第2半導体領域の厚みの0.9〜2.0倍であることを特徴とする半導体装置。【選択図】図1
請求項（抜粋）：
第1導電型の不純物を有する第1半導体領域と、
前記第1半導体領域の上面と接し、かつ第1導電型と異なる第2導電型の第2半導体領域と、
を有する半導体基体には、
スイッチング素子が形成された素子領域と、
上方から見て、前記素子領域を取り囲むように形成された終端領域と、
前記終端領域の前記第2半導体領域の上面から深さ方向に形成された溝と、
前記溝の側壁および底面に形成された絶縁膜と、
前記絶縁膜を介して前記溝の内側に埋め込まれた第1導電層と
を有し、
前記第2半導体領域の上面から前記溝の底面までの溝の深さが前記第2半導体領域の厚みの0.9〜2.0倍であることを特徴とする半導体装置。
IPC (2件)：
FI (2件)：
H01L29/78 652P
, H01L29/78 653A
出願人引用 (1件)
-
高耐圧半導体装置
公報種別：公開公報
出願番号：特願平8-094171
出願人：株式会社東芝
審査官引用 (5件)
全件表示
前のページに戻る
