絶縁ゲート型半導体装置およびその製造方法

発明者： , , , ,
出願人/特許権者：
代理人 (1件)：芝野正雅
公報種別：公開公報
出願番号（国際出願番号）：特願2004-013426
公開番号（公開出願番号）：特開2005-209807
出願日： 2004年01月21日
公開日（公表日）： 2005年08月04日
要約：

【課題】層間絶縁膜が基板表面から突出していたため、この上に形成するソース電極にステップカバレジが生じ、ワイヤボンド時の応力による層間絶縁膜または基板のクラックや、ソース電極が均一に形成されないための配線抵抗の増大など信頼性に問題があった。【解決手段】層間絶縁膜をトレンチ内に完全に埋め込む。これによりソース電極がゲート電極上部ではほぼ平坦に形成できるためステップカバレジによる不良を防止できる。また、ソース領域、ボディ領域、層間絶縁膜形成の3工程において使用するマスクを1枚とすることにより、マスクの合わせずれの余裕度を小さくでき、線幅規制の限界値よりもさらにシュリンクした設計が可能となる。【選択図】図1

請求項（抜粋）：

ドレイン領域となる一導電型の半導体基板と、前記ドレイン領域表面に設けた逆導電型のチャネル層と、前記チャネル層を貫通して設けたトレンチと、該トレンチの内壁に設けたゲート絶縁膜と、前記トレンチに埋め込まれたゲート電極と、前記トレンチに隣接して設けた一導電型のソース領域と、前記トレンチに埋め込まれ、周辺部より中心付近の膜厚が薄い層間絶縁膜と、前記ゲート電極上をほぼ平坦に覆い、前記ソース領域とコンタクトするソース電極とを具備することを特徴とする絶縁ゲート型半導体装置。

IPC (5件)：

H01L29/78 , H01L29/41 , H01L29/417 , H01L29/423 , H01L29/49

FI (7件)：

H01L29/78 652M , H01L29/78 652D , H01L29/78 653C , H01L29/78 655A , H01L29/50 M , H01L29/58 G , H01L29/44 L

Fターム (17件)：

4M104BB01 , 4M104BB02 , 4M104BB39 , 4M104CC01 , 4M104CC05 , 4M104DD07 , 4M104DD65 , 4M104DD91 , 4M104EE03 , 4M104EE16 , 4M104FF01 , 4M104FF27 , 4M104GG09 , 4M104GG18 , 4M104HH12 , 4M104HH13 , 4M104HH16

引用特許：

出願人引用 (1件)

絶縁ゲート型半導体装置の製造方法
公報種別：公開公報出願番号：特願2000-085537 出願人：三洋電機株式会社

審査官引用 (5件)

半導体装置およびその製造方法
公報種別：公開公報出願番号：特願2002-106233 出願人：新電元工業株式会社
トレンチゲート型半導体装置およびその製造方法
公報種別：公開公報出願番号：特願2001-113895 出願人：株式会社デンソー
埋め込みゲートを有するMOSゲート装置およびその製造方法
公報種別：公開公報出願番号：特願2000-044636 出願人：インターシルコーポレーション

全件表示

前のページに戻る