半導体記憶装置

発明者：
出願人/特許権者：
代理人 (1件)：深見久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-109563
公開番号（公開出願番号）：特開平11-306762
出願日： 1998年04月20日
公開日（公表日）： 1999年11月05日
要約：

【要約】【課題】チップ面積を抑え、低消費電力でかつ高速動作が可能な半導体記憶装置を提供する。【解決手段】本発明の半導体記憶装置においては、カラムセンスアンプの負荷回路20.0、...を、Yアドレス(グローバルビット線対)に対応して配置する。複数のメモリブロックBK0、...は、負荷回路20を共有する。各メモリブロックは、ビット線対毎にカラムセンスアンプの入力回路10.0、...を備える。入力回路10.0、...はそれぞれ、対応するブロック選択信号に応答して活性化する。対応するビット線対の電位に応答して、対応するグローバルビット線対の電位差が生じる。負荷回路20.0、...は、この電位差をさらに広げる。

請求項（抜粋）：

複数のメモリブロックを備え、前記複数のメモリブロックの各々は、複数の行および複数の列に対応して配置される複数のメモリセルと、前記複数の行に対応して設けられる複数のワード線と、前記複数の列に対応して設けられる複数のビット線対とを含み、複数のグローバルビット線対をさらに備え、前記複数のグローバルビット線対の各々は、前記複数のメモリブロックのそれぞれにおける対応する列の前記ビット線対に対して共通に配置され、前記複数のメモリブロックの各々は、前記複数のビット線対に対応して設けられる複数の入力手段をさらに含み、前記複数の入力手段の各々は、対応する前記ビット線対の信号に応答して対応する前記グローバルビット線対の電位を変化させ、前記複数のグローバルビット線対にそれぞれ対応して設けられる複数の増幅手段をさらに備え、前記複数の増幅手段の各々は、対応する前記グローバルビット線対の電位を増幅し、データ入出力端子と、前記複数のグローバルビット線対と前記データ入出力端子との間でデータ信号の授受を行なうためのデータ入出力線とをさらに備える、半導体記憶装置。

IPC (4件)：

G11C 11/41 , G11C 11/401 , H01L 21/8244 , H01L 27/11

FI (3件)：

G11C 11/34 301 E , G11C 11/34 362 B , H01L 27/10 381

引用特許：

審査官引用 (6件)

半導体記憶装置
公報種別：公開公報出願番号：特願平8-156795 出願人：三菱電機株式会社
特開平4-286794
階層的ビットラインメモリアーキテクチュア
公報種別：公開公報出願番号：特願平6-063674 出願人：エスジーエス-トムソンマイクロエレクトロニクス,インコーポレイテッド

全件表示

前のページに戻る