特許
J-GLOBAL ID：200903002743055487
半導体装置及びその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-246575
公開番号（公開出願番号）：特開2001-077212
出願日： 1999年08月31日
公開日（公表日）： 2001年03月23日
要約：
【要約】【課題】ゲートフリンジやショートニングを考慮することなく、微細で大容量のメモリセルを実現する。【解決手段】インバータ部15及びトランスファー部16の各ゲート電極11は素子領域12上のみに存在するように形成され、このゲート電極11はローカルインターコネクト13により接続されている。
請求項（抜粋）：
半導体基板内の素子領域と、前記素子領域を分離する素子分離領域と、前記素子領域上のみに形成された複数のゲート電極とを有することを特徴とする半導体装置。
IPC (2件)：
H01L 21/8244
, H01L 27/11
5F083BS00
, 5F083BS05
, 5F083BS17
, 5F083GA02
, 5F083GA24
, 5F083GA30
, 5F083JA36
, 5F083JA37
, 5F083JA39
, 5F083JA40
, 5F083JA53
, 5F083MA06
, 5F083MA16
, 5F083MA19
, 5F083NA01
, 5F083ZA28
