半導体記憶装置

発明者： , ,
出願人/特許権者：
代理人 (1件)：徳若光政
公報種別：公開公報
出願番号（国際出願番号）：特願平10-365887
公開番号（公開出願番号）：特開2000-187985
出願日： 1998年12月24日
公開日（公表日）： 2000年07月04日
要約：

【要約】【課題】簡単な構成でセンスアンプからの読み出し出力動作の高速化を実現した半導体記憶装置を提供する。【解決手段】ダイナミック型RAMに設けられるセンスアンプと相補ビット線との間にスイッチMOSFETを設け、ワード線の選択動作によって選択された複数のダイナミック型メモリセルから複数対の相補ビット線にそれぞれの記憶情報に従って信号電圧が読み出された後に、上記スイッチMOSFETのスイッチ制御信号を選択レベルから上記相補ビット線に読み出された信号電圧ではオフ状態に、センスアンプの増幅動作によるセンスノードが一方のレベルにされた電位ではオン状態になる中間電位に変化させ、上記スイッチ制御信号の変化に対応して上記センスアンプに動作電圧を与えて増幅動作を開始させ、上記増幅動作により形成された増幅信号をカラム選択信号によりカラム選択回路を介して上記入出力線に伝え、上記カラム選択回路の選択動作に対応して上記スイッチ制御信号を選択レベルに戻す。

請求項（抜粋）：

複数からなるダイナミック型メモリセルのアドレス選択端子がそれぞれに接続されてなる複数のワード線と、複数からなるダイナミック型メモリセルがそれぞれに接続されてなる複数対の相補ビット線と、スイッチ制御信号により上記複数対の相補ビット線を複数対のセンスノードに伝える複数対からなるスイッチMOSFETと、上記複数対のセンスノードにそれぞれの入出力端子が接続され、動作タイミング信号に対応して動作電圧が与えられる複数からなるCMOSラッチ回路からなるセンスアンプと、カラム選択信号によりスイッチ制御されるカラム選択回路を介して上記センスノードが接続されるデータ入出力線とを備え、上記ワード線の選択動作によってダイナミック型メモリセルから複数対の相補ビット線にそれぞれの記憶情報に従って信号電圧が読み出された後に、上記スイッチ制御信号を選択レベルから上記相補ビット線に読み出された信号電圧ではオフ状態又は比較的大きなオン抵抗値を持つようにされ、センスアンプの増幅動作によるセンスノードが一方のレベルにされた電位では比較的小さな抵抗値を持ってオン状態になり、他方のレベルにされた電位ではオフ状態になるような中間電位に変化させ、上記スイッチ制御信号の変化に対応して上記センスアンプに動作電圧を与えて増幅動作を開始させ、上記増幅動作により形成された増幅信号をカラム選択信号によりカラム選択回路を介して上記入出力線に伝え、上記カラム選択回路の選択動作に対応して上記スイッチ制御信号を選択レベルに戻すようにしてなることを特徴とする半導体記憶装置。

IPC (5件)：

G11C 11/409 , G11C 11/407 , G11C 11/401 , H01L 27/108 , H01L 21/8242

FI (7件)：

G11C 11/34 353 C , G11C 11/34 353 F , G11C 11/34 354 D , G11C 11/34 354 F , G11C 11/34 362 B , G11C 11/34 362 H , H01L 27/10 681 E

Fターム (17件)：

5B024AA15 , 5B024BA05 , 5B024BA07 , 5B024BA10 , 5B024BA13 , 5B024BA27 , 5B024CA07 , 5B024CA16 , 5F083GA01 , 5F083LA01 , 5F083LA03 , 5F083LA04 , 5F083LA09 , 5F083LA12 , 5F083LA16 , 5F083LA29 , 5F083LA30

引用特許：

審査官引用 (7件)

半導体記憶装置
公報種別：公開公報出願番号：特願平4-067422 出願人：三菱電機株式会社
ダイナミック型RAM
公報種別：公開公報出願番号：特願平8-301222 出願人：株式会社日立製作所, 日立超エル・エス・アイ・エンジニアリング株式会社
半導体記憶装置、及びデータ処理装置
公報種別：公開公報出願番号：特願平6-049788 出願人：株式会社日立製作所, 日立デバイスエンジニアリング株式会社

全件表示

前のページに戻る