特許
J-GLOBAL ID:200903003160932842

電界効果トランジスタスイッチ回路

発明者:
出願人/特許権者:
代理人 (1件): 宮井 暎夫
公報種別:公開公報
出願番号(国際出願番号):特願2001-387696
公開番号(公開出願番号):特開2003-188695
出願日: 2001年12月20日
公開日(公表日): 2003年07月04日
要約:
【要約】【課題】 入力端子に振幅の大きな信号が入力され、電子トラップの影響で空乏層が広がったときにも入力端子のDC電位を上昇させず、正常にオン・オフさせる。【解決手段】 入力端子1と出力端子2との間に入力端子1側をソースとして電界効果トランジスタ5a〜5dを接続し、出力端子2と入力端子3との間に入力端子3側をソースとして電界効果トランジスタ6a〜6dを接続し、入力端子3と出力端子4との間に入力端子3側をソースとして第3の電界効果トランジスタ7a〜7dを接続し、出力端子4と入力端子1との間に入力端子1側をソースとして第4の電界効果トランジスタ8a〜8dを接続する。また、電界効果トランジスタ5a〜5d,6a〜6d,8a〜8dのゲートとソースとの間に、抵抗17a〜17d,18a〜18d,19a〜19d,20a〜20dをそれぞれ接続している。
請求項(抜粋):
第1のスイッチ端子と第2のスイッチ端子とに一対の主電極がそれぞれ接続された第1の電界効果トランジスタと、前記第1のスイッチ端子と第3のスイッチ端子とに一対の主電極がそれぞれ接続された第2の電界効果トランジスタと、前記第1の電界効果トランジスタの制御電極と一対の主電極のいずれか一方との間に接続された第1の抵抗と、前記第2の電界効果トランジスタの制御電極と一対の主電極のいずれか一方との間に接続された第2の抵抗とを備えた電界効果トランジスタスイッチ回路。
IPC (5件):
H03K 17/00 ,  H01L 21/06 ,  H01L 21/8232 ,  H03K 17/06 ,  H03K 17/693
FI (4件):
H03K 17/00 E ,  H03K 17/06 C ,  H03K 17/693 A ,  H01L 27/06 F
Fターム (17件):
5J055AX05 ,  5J055AX06 ,  5J055BX06 ,  5J055CX03 ,  5J055CX07 ,  5J055DX12 ,  5J055DX44 ,  5J055DX83 ,  5J055EX07 ,  5J055EY01 ,  5J055EY10 ,  5J055EY21 ,  5J055EY29 ,  5J055FX12 ,  5J055FX27 ,  5J055FX32 ,  5J055GX01
引用特許:
出願人引用 (10件)
  • スイツチ半導体集積回路及び通信端末装置
    公報種別:公開公報   出願番号:特願平7-227038   出願人:ソニー株式会社
  • 低歪スイッチ
    公報種別:公開公報   出願番号:特願平6-203190   出願人:株式会社日立製作所
  • スイッチ回路装置
    公報種別:公開公報   出願番号:特願平9-039598   出願人:三洋電機株式会社
全件表示
審査官引用 (6件)
全件表示

前のページに戻る