特許
J-GLOBAL ID:200903003464526450
集積回路の実装構造
発明者:
,
出願人/特許権者:
,
代理人 (1件):
藤谷 修
公報種別:公開公報
出願番号(国際出願番号):特願2000-386923
公開番号(公開出願番号):特開2002-190701
出願日: 2000年12月20日
公開日(公表日): 2002年07月05日
要約:
【要約】【課題】 コプレーナ線路の伝送損を低減させること。【解決手段】 コプレーナ線路(信号線111、グランド線112及び113)を形成した半導体基板110を実装するための実装基板100が、裏面に接地導体板104を有する際に、半導体基板110と実装基板100の間隙に誘電体150を充填する。この誘電体150の比誘電率が半導体基板110の比誘電率と実装基板100の比誘電率の中間の値であるならば、半導体基板110に形成したコプレーナ線路における伝送損を低減できる。
請求項(抜粋):
コプレーナ線路を形成した、比誘電率がεICの誘電体に形成された集積回路を、裏面に導体のグランドが配設された比誘電率がεSUBの誘電体基板上にフリップチップ的に実装する実装構造において、前記集積回路のコプレーナ線路を形成した面と前記誘電体基板表面との間隙に比誘電率εRESの誘電体、ただしεIC>εRES>εSUBである、を充填したことを特徴とする集積回路の実装構造。
IPC (5件):
H01P 3/02
, H01L 23/12 301
, H01L 23/14
, H01L 23/29
, H01L 23/31
FI (4件):
H01P 3/02
, H01L 23/12 301 L
, H01L 23/14 R
, H01L 23/30 R
Fターム (6件):
4M109AA01
, 4M109BA03
, 4M109CA03
, 4M109EA02
, 4M109EA11
, 4M109EC07
引用特許:
審査官引用 (5件)
-
半導体装置
公報種別:公開公報
出願番号:特願平10-101051
出願人:松下電器産業株式会社
-
半導体モジュール
公報種別:公開公報
出願番号:特願平10-053947
出願人:株式会社東芝
-
誘電体基板
公報種別:公開公報
出願番号:特願平4-081597
出願人:ジャパンゴアテックス株式会社
全件表示
前のページに戻る