特許
J-GLOBAL ID：200903003654405560
半導体記憶装置及びそのリフレッシュ制御方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
加藤 朝道
公報種別：公開公報
出願番号（国際出願番号）：特願2008-115631
公開番号（公開出願番号）：特開2008-186584
出願日： 2008年04月25日
公開日（公表日）： 2008年08月14日
要約：
【課題】待機時の電源電流を低減して低消費電力化を図るともにチップ面積の増大を抑止するダイナミック型の半導体記憶装置の提供。【解決手段】ノーマル動作時にアクセスされたロウアドレスに対応するワード線をRAM101に記憶しておき、セルフリフレッシュへのエントリ時、ノーマル動作期間中にアクセスされたロウアドレスに対応するワード線に接続するメモリセルのデータを読み出しデータに対する検査ビットを符号器115で付加して検査ビット領域に書き込み、電源投入後の最初のセルフリフレッシュエントリの初期化処理として、ワード線単位でメモリセルのデータ保持時間の検査を行い、該検査結果に基づきワード線のリフレッシュ周期の設定値を決定し該設定値をRAM101に書き込むことでワード線毎のリフレッシュ周期の設定が行われ、リフレッシュ動作による誤り検出時、誤り訂正回路で誤りを訂正する。【選択図】図2
請求項（抜粋）：
複数本のビット線と複数本のワード線の交差部に、データ保持のためにリフレッシュを必要とするメモリセルを複数個アレイ状に備えるメモリアレイと、
ノーマル・モードで動作時にアクセスされたロウアドレスに対応するワード線を記録しておく記憶回路と、
ノーマル・モードからセルフリフレッシュ・モードのエントリ時に、前記セルフリフレッシュ・モードにエントリする前の前記ノーマル・モードで動作期間中にアクセスされたロウアドレスに対応するワード線に接続するメモリセルのデータの誤り訂正用の符号を生成し、所定の記憶領域に書き込む符号化回路と、
リフレッシュアドレスで選択されるワード線に接続するメモリセルのデータに誤りがあるか検出する誤り検出回路と、
誤りが検出されたメモリセルのデータを訂正する復号回路と、
を備えている、ことを特徴とする半導体記憶装置。
IPC (3件)：
G11C 11/406
, G11C 11/403
, G11C 11/401
G11C11/34 363L
, G11C11/34 363M
, G11C11/34 371C
5M024AA04
, 5M024AA18
, 5M024BB22
, 5M024BB39
, 5M024EE05
, 5M024EE07
, 5M024EE08
, 5M024EE09
, 5M024EE24
, 5M024EE26
, 5M024MM09
, 5M024PP01
, 5M024PP07
出願人引用 (2件)
審査官引用 (6件)
全件表示
前のページに戻る
