特許
J-GLOBAL ID：200903003660450089
半導体装置の不良解析方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
芝野 正雅
公報種別：公開公報
出願番号（国際出願番号）：特願2002-377552
公開番号（公開出願番号）：特開2004-205440
出願日： 2002年12月26日
公開日（公表日）： 2004年07月22日
要約：
【課題】LSIの不良箇所解析において、チップ裏面の乱反射を防ぎ適切な不良解析を行う。【解決手段】外部のリードフレーム4とボンディングワイヤ5を介して導通しているアイランド2上に搭載されたLSIチップ3、及びそれら全体をモールド樹脂6により樹脂封止されたLSIパッケージ1の不良箇所解析方法において、アイランド2の裏面側からノズル8を備えたプラスチック・モールド・オープナーによって、エッチャントとして発煙硝酸を吹きかけることでLSIチップ3の裏面に開口部10を形成する。その後、当該開口部10に露出したアイランド2を除去し、LSIチップ3の裏面を主に動物の毛などで形成した、研磨剤を染み込ませた綿棒状のバフ13を用いて、開口部10に露出したLSIチップ3の裏面を研磨することで鏡面化を実現する。【選択図】 図1
請求項（抜粋）：
半導体チップが樹脂封止されてなる半導体パッケージを用意し、前記半導体チップの裏面のモールド樹脂を第1のウエットエッチングにより除去し、前記半導体チップが接着されたアイランドを露出させる工程と、
前記アイランドを除去することにより、前記半導体チップの裏面を露出させる工程と、
前記半導体パッケージのリードフレームを介して前記半導体チップを所定の動作状態に設定し、前記半導体チップの裏面側から前記半導体チップの不良箇所からの発光を検出することにより、前記半導体チップの解析を行うことを特徴とする半導体装置の不良解析方法。
IPC (3件)：
G01N21/956
, G01R31/26
, G01R31/302
G01N21/956 A
, G01R31/26 G
, G01R31/28 L
2G003AA07
, 2G003AB18
, 2G003AH00
, 2G051AA51
, 2G051AB06
, 2G051AB20
, 2G051AC30
, 2G132AF15
, 2G132AL11
