特許
J-GLOBAL ID：200903003774798751

不揮発性半導体記憶装置、及びその製造方法

発明者：
鬼頭 傑

鬼頭 傑 について

, 
勝又 竜太

勝又 竜太 について

, 
福住 嘉晃

福住 嘉晃 について

, 
木藤 大

木藤 大 について

, 
田中 啓安

田中 啓安 について

, 
松岡 泰之

松岡 泰之 について

, 
青地 英明

青地 英明 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (2件)： 伊丹 勝 ,  田村 和彦
公報種別：公開公報
出願番号（国際出願番号）：特願2007-262244
公開番号（公開出願番号）：特開2009-094214
出願日： 2007年10月05日
公開日（公表日）： 2009年04月30日
要約：
【課題】安価に高集積化された且つ信頼性の低下を抑制した不揮発性半導体記憶装置、及びその製造方法を提供する。【解決手段】不揮発性半導体記憶装置100は、電気的に書き換え可能な複数のメモリセルが直列に接続された複数のメモリストリングスMSを有する。メモリストリングスMSは、半導体基板Baに対して垂直方向に延びるメモリ柱状半導体34と、メモリ柱状半導体34に接するトンネル絶縁層35と、トンネル絶縁層35に接し且つ電荷を蓄積する複数の電荷蓄積層36と、電荷蓄積層36に接するブロック絶縁層37と、ブロック絶縁層37と接する第1〜第4ワード線導電層(メモリ導電層)31a〜31dとを備える。電荷蓄積層36の下部は、トンネル絶縁層35及びブロック絶縁層37にて覆われている。【選択図】図4
請求項（抜粋）：
電気的に書き換え可能な複数のメモリセルが直列に接続された複数のメモリストリングスを有する不揮発性半導体記憶装置であって、 前記メモリストリングスは、 基板に対して垂直方向に延びるメモリ柱状半導体と、 当該メモリ柱状半導体に接するトンネル絶縁層と、 当該トンネル絶縁層に接し且つ電荷を蓄積する電荷蓄積層と、 当該電荷蓄積層に接するブロック絶縁層と、 当該ブロック絶縁層と接する複数のメモリ導電層と を備え、 前記電荷蓄積層の下部は、前記トンネル絶縁層及び前記ブロック絶縁層にて覆われている ことを特徴とする不揮発性半導体記憶装置。
IPC (5件)：
H01L 21/824 ,  H01L 27/115 ,  H01L 29/788 ,  H01L 29/792 ,  G11C 16/04
FI (3件)：
H01L27/10 434 ,  H01L29/78 371 ,  G11C17/00 622E
Fターム (34件)：
5B125BA01 ,  5B125CA06 ,  5B125CA11 ,  5B125CA30 ,  5B125EA05 ,  5B125FA07 ,  5F083EP18 ,  5F083EP22 ,  5F083EP33 ,  5F083EP34 ,  5F083EP35 ,  5F083EP48 ,  5F083EP49 ,  5F083EP76 ,  5F083GA10 ,  5F083GA21 ,  5F083GA24 ,  5F083GA28 ,  5F083JA04 ,  5F083JA33 ,  5F083KA01 ,  5F083LA16 ,  5F083PR03 ,  5F083PR05 ,  5F083PR06 ,  5F101BA45 ,  5F101BB02 ,  5F101BD16 ,  5F101BD22 ,  5F101BD32 ,  5F101BD34 ,  5F101BF03 ,  5F101BH14 ,  5F101BH15
引用特許：
出願人引用 (3件) 審査官引用 (3件)

前のページに戻る

TOP

BOTTOM