半導体装置の製造方法

発明者： ,
出願人/特許権者： ,
代理人 (1件)：船橋國則
公報種別：公開公報
出願番号（国際出願番号）：特願2000-275911
公開番号（公開出願番号）：特開2002-094028
出願日： 2000年09月12日
公開日（公表日）： 2002年03月29日
要約：

【要約】【課題】ホール幅よりもホール間隔のほうが狭いコンタクトホールやいわゆるボーダーレスコンタクト構造をホール幅のばらつきを抑制して接続孔(コンタクトホール)を高精度に形成する。【解決手段】メモリを搭載するロジックデバイスの層間絶縁膜17に深さの異なる接続孔18を形成する工程を備えた半導体装置の製造方法であって、接続孔18を形成する際にエッチングマスクとして用いるレジストパターンを形成する工程において、レジストを塗布する前に層間絶縁膜17上に接続孔相互間のピッチに依存した開口パターン幅のばらつきを低減させる膜として反射防止膜31を形成する。

請求項（抜粋）：

メモリを搭載するロジックデバイスの層間絶縁膜に接続孔を形成する工程を備えた半導体装置の製造方法であって、基板上に感光性を有する材料からなるレジストを塗布した後、回路パターンが形成されているレチクルを用いて前記レジストを露光してから、前記露光したレジストを現像して、前記レジストに前記回路パターンを転写する工程において、前記レジストを塗布する前に前記層間絶縁膜上に接続孔相互間のピッチに依存した開口パターン幅のばらつきを低減させる膜を形成する工程を備えたことを特徴とする半導体装置の製造方法。

IPC (5件)：

H01L 27/108 , H01L 21/8242 , H01L 21/027 , H01L 21/768 , H01L 27/10 461

FI (5件)：

H01L 27/10 461 , H01L 27/10 681 F , H01L 21/30 574 , H01L 21/90 A , H01L 21/90 C

Fターム (30件)：

5F033HH09 , 5F033JJ19 , 5F033KK01 , 5F033KK03 , 5F033KK07 , 5F033KK09 , 5F033NN01 , 5F033QQ04 , 5F033QQ09 , 5F033QQ28 , 5F033QQ39 , 5F033QQ48 , 5F033RR00 , 5F033SS11 , 5F033XX03 , 5F033XX04 , 5F033XX31 , 5F046PA02 , 5F046PA03 , 5F046PA04 , 5F083AD00 , 5F083JA36 , 5F083JA37 , 5F083JA39 , 5F083JA56 , 5F083MA06 , 5F083MA19 , 5F083PR01 , 5F083PR40 , 5F083ZA12

引用特許：

審査官引用 (7件)

半導体装置の製造方法
公報種別：公開公報出願番号：特願平10-037076 出願人：ソニー株式会社
導電体、溝配線及びコンタクトの形成方法
公報種別：公開公報出願番号：特願平10-360705 出願人：日本電気株式会社
高集積DRAMセルキャパシタ及びその製造方法
公報種別：公開公報出願番号：特願平11-202274 出願人：三星電子株式会社

全件表示

前のページに戻る