特許
J-GLOBAL ID：200903018338134233
高集積DRAMセルキャパシタ及びその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
志賀 正武 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-202274
公開番号（公開出願番号）：特開2000-049304
出願日： 1999年07月15日
公開日（公表日）： 2000年02月18日
要約：
【要約】【課題】 高集積DRAMセルキャパシタ及びその製造方法を提供する。【解決手段】 半導体基板上にストレージ電極形成のためのオープニングを有する鋳型層を形成する段階と、オープニングの両側壁の一部をエッチングしてオープニングを拡張させる段階と、オープニングの内面を含む鋳型層の表面にストレージ電極膜を形成する段階と、オープニングを完全に充填する時までストレージ電極膜上に絶縁層を形成する段階と、オープニング両側の鋳型層の上部表面が露出される時まで絶縁層及びストレージ電極膜を平坦化エッチングしてストレージ電極膜を隔離させてストレージ電極を形成する段階とを含むことを特徴とするDRAMセルキャパシタの製造方法。
請求項（抜粋）：
(a)半導体基板上にストレージ電極形成のためのオープニングを有する鋳型層を形成する段階と、(b)前記オープニングの両側壁の一部をエッチングしてオープニングを拡張させる段階と、(c)前記オープニングの内面を含む鋳型層の表面にストレージ電極膜を形成する段階と、(d)前記オープニングを完全に充填する時まで前記ストレージ電極膜上に絶縁層を形成する段階と、(e)前記オープニング両側の鋳型層の上部表面が露出される時まで前記絶縁層及びストレージ電極膜を平坦化エッチングしてストレージ電極膜を隔離させてストレージ電極を形成する段階とを含むことを特徴とするDRAMセルキャパシタの製造方法。
IPC (2件)：
H01L 27/108
, H01L 21/8242
