特許
J-GLOBAL ID：200903004170340435
セラミックス回路基板の製造方法
発明者：
,
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願2000-190635
公開番号（公開出願番号）：特開2001-119128
出願日： 2000年06月26日
公開日（公表日）： 2001年04月27日
要約：
【要約】【課題】 セラッミクス基板の表面を粗化する必要もなく、しかもセラミックス基板上に解像度の良い微細ラインを形成することができるセラミックス回路基板の製造方法を提供する。【解決手段】 銅または酸化銅から選ばれてなる少なくとも一種であって粒径が1〜500nmの微粒子を含む微粒子分散液をセラミックス基板1表面に塗布、乾燥し、不活性ガス雰囲気下にて焼成して銅微粒子2のみをメッキ触媒核として固着させる工程、所望の回路以外の領域に存在するメッキ触媒核をエッチング処理よって除去する工程、所望の回路以外の領域をレジスト膜4で保護し、無電解銅メッキ処理を行って銅膜6を作製する工程、レジスト膜4を除去することにより銅導体回路5を作製する工程を含むセラミックス回路基板7の製造方法にある。
請求項（抜粋）：
セラミックス基板表面に銅導体回路を作製するセラミックス回路基板の製造方法において、銅または酸化銅から選ばれてなる少なくとも一種であって粒径が1〜500nmの微粒子を含む微粒子分散液をセラミックス基板表面に塗布、乾燥し、不活性ガス雰囲気下にて焼成して銅微粒子のみをメッキ触媒核として固着させる工程、所望の回路以外の領域に存在するメッキ触媒核をエッチング処理によって除去する工程、所望の回路以外の領域をレジスト膜で保護し、無電解銅メッキ処理を行って銅膜を作製する工程、レジスト膜を除去することにより銅導体回路を作製する工程を含有することを特徴とするセラミックス回路基板の製造方法。
IPC (2件)：
FI (2件)：
H05K 3/18 B
, H01L 23/12 D
5E343AA02
, 5E343AA23
, 5E343BB15
, 5E343BB24
, 5E343BB71
, 5E343CC71
, 5E343DD33
, 5E343EE14
, 5E343EE17
, 5E343ER02
, 5E343ER04
, 5E343GG08
, 5E343GG11
出願人引用 (7件)
全件表示
審査官引用 (3件)
前のページに戻る
