特許
J-GLOBAL ID:200903004508254165

半導体装置の製造方法

発明者:
出願人/特許権者:
代理人 (1件): 菅野 中
公報種別:公開公報
出願番号(国際出願番号):特願平9-007658
公開番号(公開出願番号):特開平10-209181
出願日: 1997年01月20日
公開日(公表日): 1998年08月07日
要約:
【要約】【課題】 Siとハロゲンを含有したガスを用いてドライエッチングした場合に、良好なショットキー特性をもつ清浄な半導体表面を得て、かつ、FETのVthを再現よく所望の値に得る。【解決手段】 Siとハロゲンを含有するガスを用いてエッチングストッパ層2に対して選択的に、かつ異方的に半導体層3をドライエッチングする。その後、H2ガス、またはFを含有するガスを用いてプラズマ照射し、リセス5の側壁やエッチングストッパ層2の表面上のSi堆積物6を除去する。次に、ウェハ表面の付着物を純水や塩酸溶液で除去して、清浄な表面を露出した後、ショットキー性を有するゲート電極7を形成し、次にオーミック性を有するソース電極8,ドレイン電極9を形成する。
請求項(抜粋):
リセス形成工程と、プラズマ照射工程とを有し、リセス構造のゲート電極を形成する半導体装置の製造方法であって、リセス形成工程は、少なくとも珪素とハロゲンを含有するガスを用いて化合物半導体層をドライエッチングし、ゲート電極形成用のリセスを形成する処理であり、プラズマ照射工程は、ゲート電極の形成工程の前段階において、プラズマ照射を行い、前記リセス内の堆積物を除去して清浄な半導体層表面を確保する処理であることを特徴とする半導体装置の製造方法。
IPC (4件):
H01L 21/338 ,  H01L 29/812 ,  H01L 21/3065 ,  H01L 29/41
FI (3件):
H01L 29/80 F ,  H01L 21/302 N ,  H01L 29/44 C
引用特許:
審査官引用 (7件)
  • 半導体装置の製造方法
    公報種別:公開公報   出願番号:特願平7-162304   出願人:フィリップスエレクトロニクスネムローゼフェンノートシャップ
  • 特開平4-123428
  • 特開昭63-296244
全件表示

前のページに戻る