半導体装置の製造方法および半導体装置

発明者： ,
出願人/特許権者： , ,
代理人 (1件)：船橋國則
公報種別：公開公報
出願番号（国際出願番号）：特願2000-325097
公開番号（公開出願番号）：特開2002-134449
出願日： 2000年10月25日
公開日（公表日）： 2002年05月10日
要約：

【要約】【課題】プロセスマージンを確保しながら層間膜の研磨を行うことが可能な半導体装置の製造方法および半導体装置を提供する。【解決手段】基板1上のチップ領域1aに凸パターン4からなるアクティブ領域4aを形成すると同一工程で、チップ領域1aを囲む凸パターン4からなるスクライブライン4sを形成する。次に、これらの凸パターン4を埋め込む状態で層間膜6を成膜する。その後、次に行われる研磨によってチップ領域1a内の凸パターン4上における層間膜6が除去された時点で、スクライブライン4s上の層間膜6が除去されるかまたは5nm以下の膜厚で残るように、スクライブライン4s上の層間膜6の一部を選択的に除去する。次いで、スクライブライ4s上において層間膜6の膜厚が最も厚く残る部分における層間膜6の膜厚を測定することで研磨膜厚を管理しながら層間膜6を研磨し、チップ領域1a内の凸パターン4上の層間膜6を除去する。

請求項（抜粋）：

基板上のチップ領域に凸パターンを形成すると同一工程で当該チップ領域を囲む凸パターンからなるスクライブラインを形成し、これらの凸パターンを埋め込む状態で前記基板上に層間膜を成膜し、この層間膜を表面側から研磨することによって前記凸パターン上における当該層間膜を除去する半導体装置の製造方法において、前記研磨を行う前には、前記スクライブライン上における前記層間膜の一部を選択的に除去し、前記研磨を行う際には、前記スクライブライ上において前記層間膜の膜厚が最も厚く残る部分における当該層間膜の膜厚を測定することで研磨膜厚を管理することを特徴とする半導体装置の製造方法。

IPC (4件)：

H01L 21/304 622 , H01L 21/304 , H01L 21/76 , H01L 21/301

FI (4件)：

H01L 21/304 622 N , H01L 21/304 622 X , H01L 21/76 L , H01L 21/78 L

Fターム (7件)：

5F032AA34 , 5F032AA44 , 5F032BA02 , 5F032BA05 , 5F032BA08 , 5F032DA04 , 5F032DA33

引用特許：

審査官引用 (4件)

半導体装置及びその製造方法
公報種別：公開公報出願番号：特願平10-022189 出願人：三菱電機株式会社
ポリッシュ工程を備えたトレンチアイソレーションの形成方法及び半導体装置の製造方法
公報種別：公開公報出願番号：特願平4-285052 出願人：ソニー株式会社
表面研磨方法
公報種別：公開公報出願番号：特願平10-083236 出願人：株式会社日立製作所

全件表示

前のページに戻る