特許
J-GLOBAL ID：200903005267179104

メモリ装置およびその製造方法

発明者：
原 竜弥

原 竜弥 について


出願人/特許権者：
セイコーエプソン株式会社

セイコーエプソン株式会社 について


代理人 (1件)： 上柳 雅誉 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-095754
公開番号（公開出願番号）：特開2001-284544
出願日： 2000年03月30日
公開日（公表日）： 2001年10月12日
要約：
【要約】 (修正有)【課題】白金族等の貴金属からなる電極を有するキャパシタにおいて電極の加工時に白金族を含む再付着物により、キャパシタの上下電極がショートしてしまう。このショートが発生しない強誘電体メモリを提供する。【解決手段】キャパシタ第二の電極110を堆積する前に第一の電極107およびキャパシタ誘電体109の側面に絶縁膜108を形成することにより、第二の電極110加工時に再付着物が発生しても、再付着物が第一の電極107に触れショートすることを防ぐことができる。
請求項（抜粋）：
基板上に形成されており、白金族等の貴金属からなる電極を有するキャパシタにおいてキャパシタの第二の電極がキャパシタ側面の絶縁膜形成後、成膜されることを特徴とするメモリ装置の製造方法。
IPC (3件)：
H01L 27/10 451 ,  H01L 27/108 ,  H01L 21/8242
FI (3件)：
H01L 27/10 451 ,  H01L 27/10 621 Z ,  H01L 27/10 651
Fターム (5件)：
5F083AD21 ,  5F083FR01 ,  5F083GA27 ,  5F083JA02 ,  5F083JA38
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM