特許
J-GLOBAL ID:200903005269615955
液晶表示装置用薄膜トランジスタ基板の製造方法
発明者:
,
出願人/特許権者:
代理人 (1件):
小野 由己男 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願2001-046234
公開番号(公開出願番号):特開2002-055362
出願日: 2001年02月22日
公開日(公表日): 2002年02月20日
要約:
【要約】 (修正有)【課題】 優れた接触特性を有し、低抵抗配線を有する薄膜トランジスタ基板の製造方法を提供する。【解決手段】 アルミニウム系列の導電物質を積層し基板の上にゲート線22、ゲート電極及びゲートパッド24を含むゲート配線を形成し、ゲート絶縁膜30、半導体層及び抵抗性接触層を順次に形成し、クロムの下部膜とアルミニウム系列の上部膜とからなる導電物質を積層して、ゲート線と交差するデータ線、ソース電極、ドレーン電極及びデータパッドを含むデータ配線を形成する。この時、クロムの下部膜をCl2またはHClを含むエッチング用気体を用いてパターニングする。その後、保護膜を積層しドレーン電極、ゲートパッド及びデータパッドを露出する接触孔を形成し、IZOを積層しパターニングして、ドレーン電極66、ゲートパッド及びデータパッドと各々連結される画素電極、補助ゲートパッド及び補助データパッドを形成する。
請求項(抜粋):
絶縁基板の上にアルミニウム系列の導電物質を積層しパターニングして、ゲート線、前記ゲート線と連結されているゲート電極を含むゲート配線を形成する段階、ゲート絶縁膜を積層する段階、半導体層を形成する段階、下部膜と上部膜からなる導電層を積層しパターニングして、前記ゲート線と交差するデータ線、前記データ線と連結されており前記ゲート電極に隣接するソース電極及び前記ゲート電極に対して前記ソース電極の対向側に位置するドレーン電極を含むデータ配線を形成する段階、保護膜を積層しパターニングして、前記ドレーン電極の上部に第1接触孔を形成する段階、前記保護膜の上部に前記第1接触孔を通じて前記ドレーン電極と連結される画素電極を形成する段階を含む液晶表示装置用薄膜トランジスタ基板の製造方法において、前記下部膜は前記半導体層と同時にパターニングする液晶表示装置用薄膜トランジスタ基板の製造方法。
IPC (6件):
G02F 1/1368
, H01L 21/3213
, H01L 21/3205
, H01L 21/768
, H01L 29/786
, H01L 21/336
FI (8件):
G02F 1/1368
, H01L 21/88 C
, H01L 21/88 R
, H01L 21/90 A
, H01L 29/78 612 D
, H01L 29/78 616 U
, H01L 29/78 616 V
, H01L 29/78 627 C
Fターム (57件):
2H092GA29
, 2H092JA24
, 2H092JA37
, 2H092JA41
, 2H092JA46
, 2H092KA10
, 2H092MA04
, 2H092MA17
, 2H092MA19
, 2H092MA27
, 2H092NA25
, 5F033HH38
, 5F033JJ38
, 5F033KK08
, 5F033KK09
, 5F033KK17
, 5F033MM05
, 5F033MM13
, 5F033QQ01
, 5F033QQ08
, 5F033QQ09
, 5F033QQ10
, 5F033QQ11
, 5F033QQ19
, 5F033QQ26
, 5F033QQ37
, 5F033RR06
, 5F033RR21
, 5F033VV06
, 5F033VV07
, 5F033VV15
, 5F033XX33
, 5F110AA03
, 5F110AA16
, 5F110BB01
, 5F110CC07
, 5F110EE03
, 5F110FF03
, 5F110GG02
, 5F110GG15
, 5F110HK03
, 5F110HK04
, 5F110HK06
, 5F110HK09
, 5F110HK16
, 5F110HK22
, 5F110HK25
, 5F110HK42
, 5F110HL07
, 5F110HL26
, 5F110NN02
, 5F110NN24
, 5F110NN27
, 5F110NN72
, 5F110QQ02
, 5F110QQ04
, 5F110QQ09
引用特許:
出願人引用 (8件)
全件表示
審査官引用 (8件)
全件表示
前のページに戻る