自己整合コンタクトを備えた集積回路の製造方法

発明者： , , , , , , , , ,
出願人/特許権者： , ,
代理人 (1件)：岡本啓三
公報種別：公表公報
出願番号（国際出願番号）：特願2000-538381
公開番号（公開出願番号）：特表2002-508589
出願日： 1998年12月17日
公開日（公表日）： 2002年03月19日
要約：

【要約】フラッシュ・メモリ装置内にコンタクトを形成する方法が、局部的相互接続プロセス技術を利用する。この局部的相互接続プロセス技術は、コンタクトが、メモリ・セルと関連した積層ゲートに接するかまたは重なることを可能にする。コンタクトは、タングステンを含むことができる。積層ゲートは、絶縁スペーサも覆うバリア壁層によって覆われる。

請求項（抜粋）：

積層ゲート、ソース及びドレインを有するトランジスタのコンタクトを製造する方法であって、前記積層ゲート、前記ドレイン及び前記ソースの上にエッチ・ストップ層を成長する工程と、前記エッチ・ストップ層の上に第1の層間誘電体層を成長する工程と、前記ソース及びドレインの上から前記第1の層間誘電体層と前記エッチ・ストップ層とをエッチングする工程と、前記ソース及びドレインの上に第1の導電体材料を成長する工程と、前記第1の導電体材料を、第1の層間誘電体層の第2のレベルに近い第1のレベルまで平坦化する工程と、第1の導電体材料の上に第2の層間誘電体層を成長する工程と、前記第2の層間誘電体層をエッチングして、前記ドレインの上にコンタクト孔を形成する工程と、前記コンタクト孔を第2の導電体材料で埋めてコンタクトを形成する工程とを有し、これにより、コンタクトを積層ゲートと重ねるかまたは接することができることを特徴とする方法。

IPC (3件)：

H01L 21/768 , H01L 21/8247 , H01L 27/115

FI (2件)：

H01L 21/90 C , H01L 27/10 434

Fターム (48件)：

5F033HH04 , 5F033JJ04 , 5F033JJ07 , 5F033JJ19 , 5F033NN37 , 5F033NN40 , 5F033PP06 , 5F033QQ04 , 5F033QQ08 , 5F033QQ09 , 5F033QQ11 , 5F033QQ25 , 5F033QQ48 , 5F033RR02 , 5F033RR04 , 5F033RR06 , 5F033RR08 , 5F033RR21 , 5F033RR22 , 5F033SS01 , 5F033SS04 , 5F033SS11 , 5F033SS13 , 5F033TT04 , 5F033TT08 , 5F033VV16 , 5F033WW02 , 5F033XX03 , 5F033XX15 , 5F083EP04 , 5F083EP23 , 5F083EP35 , 5F083EP56 , 5F083ER03 , 5F083ER14 , 5F083ER22 , 5F083GA09 , 5F083JA04 , 5F083JA39 , 5F083JA58 , 5F083KA08 , 5F083MA03 , 5F083MA06 , 5F083MA20 , 5F083PR03 , 5F083PR09 , 5F083PR29 , 5F083PR40

引用特許：

審査官引用 (6件)

半導体装置の製造方法
公報種別：公開公報出願番号：特願平7-288546 出願人：三菱電機株式会社
半導体記憶装置とその製造方法
公報種別：公開公報出願番号：特願平7-254218 出願人：株式会社東芝
改善された半導体の接触部構造形成方法
公報種別：公開公報出願番号：特願平10-001542 出願人：インターナショナル・ビジネス・マシーンズ・コーポレイション

全件表示

前のページに戻る