キャッシュメモリを作動する方法およびコンピュータシステム

発明者： ,
出願人/特許権者：
代理人 (1件)：佐藤一雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-019476
公開番号（公開出願番号）：特開平10-232834
出願日： 1998年01月30日
公開日（公表日）： 1998年09月02日
要約：

【要約】【課題】複数の並行処理を実行するプロセッサに対してより大きな予測可能性のあるキャシング動作をもたらすキャッシュシステムを提供すること。【解決手段】キャッシュメモリを、それぞれキャッシュメモリに項目を保持するためのアドレス指定可能な複数の記憶位置を有する複数のキャッシュ区分に分割し、キャッシュ区分のどれが当該処理の実行で使用するための項目を保持するために使用されるべきであるかを識別する区分表示子を各処理に割り当て、プロセッサが現在の処理の実行中に主メモリからの項目を要求し、かつこの項目がキャッシュメモリに保持されていない場合に、その項目を主メモリからフェッチし、かつ識別されたキャッシュ区分のアドレス指定可能な複数の記憶位置の中の1つにロードする。

請求項（抜粋）：

それぞれ命令のシーケンスを含む複数の処理を実行可能であるコンピュータのプロセッサと主メモリとの間に配置されたキャッシュメモリを作動する方法において、前記キャッシュメモリを、それぞれキャッシュメモリに項目を保持するためのアドレス指定可能な複数の記憶位置を有する複数のキャッシュ区分に分割するステップと、前記キャッシュ区分のどれが当該処理の実行で使用するための項目を保持するために使用されるべきであるかを識別する区分表示子を各処理に割り当てるステップと、前記プロセッサが現在の処理の実行中に主メモリからの項目を要求し、かつこの項目が前記キャッシュメモリに保持されていない場合に、その項目を主メモリからフェッチし、かつ識別されたキャッシュ区分のアドレス指定可能な複数の記憶位置の中の1つにロードするステップとを含むことを特徴とする、キャッシュメモリを作動する方法。

IPC (2件)：

G06F 12/08 , G06F 9/46 340

FI (3件)：

G06F 12/08 W , G06F 12/08 G , G06F 9/46 340 B

引用特許：

審査官引用 (11件)

特開平4-100158
特開平2-123437
特開平4-049446

全件表示

前のページに戻る