特許
J-GLOBAL ID：200903005564282836

情報処理システム

発明者：
藤原 啓雄

藤原 啓雄 について

, 
箕田 紀美子

箕田 紀美子 について


出願人/特許権者：
株式会社日立製作所

株式会社日立製作所 について


代理人 (1件)： 武 顕次郎
公報種別：公開公報
出願番号（国際出願番号）：特願2000-105201
公開番号（公開出願番号）：特開2001-290697
出願日： 2000年04月06日
公開日（公表日）： 2001年10月19日
要約：
【要約】【課題】 メモリ素子の実装位置、環境変化、経年変化等によるメモリ素子の実力変化を自己検出して、システムを停止させることなく、安定してメモリ素子を最高の性能で動作させることを可能とした情報処理システム。【解決手段】 メモリ装置3に搭載されたメモリ素子毎に最適なメモリアクセスを実現するために、メモリ制御装置2内に、各素子に対応する動作タイミングを格納したメモリタイミングテーブル22が設けられる。タイミングテーブル22は、メモリ動作を監視する装置からの指示によって更新される。テーブル更新後の処理要求以降適用される。メモリ動作を監視する手段としては、メモリ素子周辺に配置された環境センサ31や、メモリアクセス毎に発生するエラー情報の累積するカウンタ25等が用いられる。
請求項（抜粋）：
メモリ装置とメモリ制御装置とを備えて構成される情報処理システムにおいて、前記メモリ制御装置は、変更可能なメモリ制御タイミング情報を格納する格納手段と、前記メモリ装置の動作状態を監視する監視手段と、前記メモリ制御タイミング情報格納手段からメモリ制御タイミング情報を取り込むレジスタと、前記レジスタ内のメモリ制御タイミング情報に基づいてメモリ装置のアクセスを制御すると共に、前記監視手段からの情報により前記メモリ制御タイミング情報格納手段内の格納情報を変更する制御手段とを備えて構成されることを特徴とする情報処理システム。
IPC (3件)：
G06F 12/00 564 ,  G06F 12/06 522 ,  G11C 11/401
FI (3件)：
G06F 12/00 564 C ,  G06F 12/06 522 A ,  G11C 11/34 371 B
Fターム (6件)：
5B024AA09 ,  5B024BA21 ,  5B024CA11 ,  5B024EA06 ,  5B060CC03 ,  5B060MM03
引用特許：
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM