特許
J-GLOBAL ID：200903005755803879

半導体装置の製造方法

発明者：
堂下 秀樹

堂下 秀樹 について


出願人/特許権者：
松下電器産業株式会社

松下電器産業株式会社 について


代理人 (1件)： 岩橋 文雄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-200677
公開番号（公開出願番号）：特開2002-026020
出願日： 2000年07月03日
公開日（公表日）： 2002年01月25日
要約：
【要約】【課題】 ハードマスクを用いたドライエッチングにおいて、マスクとして使用する絶縁膜をドライエッチングにより加工する際の仕上がり寸法の粗密差(ばらつき)を低減する。【解決手段】 導電部材が形成された基板上に、孤立パターンと密集パターンを含むパターンをハードマスクによりドライエッチングする場合に、ハードマスクの厚さを、レジスト膜に形成したパターン寸法からハードマスクをドライエッチングした後のハードマスクのパターン寸法を差し引いた値が、前記孤立パターン領域と前記密集パターン領域とで所定の値(許容値)以下となるような膜厚とする。
請求項（抜粋）：
被エッチング対象となる導電部材が形成された基板上に、絶縁膜を堆積する工程と、前記絶縁膜の上部にレジスト膜を形成しリソグラフィ工程により密集パターン領域と孤立パターン領域とを含むパターンを形成する工程と、前記レジスト膜をマスクとして前記絶縁膜をドライエッチングして前記絶縁膜に前記レジスト膜のパターン形状を転写する工程と、前記絶縁膜をマスクとして前記導電部材をエッチングする工程とを備え、前記絶縁膜の厚さが、前記レジスト膜に形成したパターン寸法から前記絶縁膜をドライエッチングした後の前記絶縁膜のパターン寸法を差し引いた値が、前記孤立パターン領域と前記密集パターン領域とで所定の値以下となるような膜厚としたことを特徴とする半導体装置の製造方法。
IPC (2件)：
H01L 21/3213 ,  H01L 21/3065
FI (3件)：
H01L 21/88 D ,  H01L 21/302 J ,  H01L 21/302 N
Fターム (16件)：
5F004AA01 ,  5F004AA09 ,  5F004BD01 ,  5F004DA01 ,  5F004DA16 ,  5F004DA26 ,  5F004DB26 ,  5F004EA28 ,  5F033QQ09 ,  5F033QQ10 ,  5F033QQ13 ,  5F033QQ28 ,  5F033RR04 ,  5F033RR06 ,  5F033TT02 ,  5F033WW02
引用特許：
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM